



# 104. Tagung der Studiengruppe elektronische Instrumentierung im Frühjahr 2013

vom 11. März -13. März 2013

am



# Helmholtz-Zentrum, FZJ in Jülich



Editor: Peter Göttlicher (DESY) Verlag Deutsches Elektronen-Synchrotron

#### Impressum

#### 104. Tagung der Studiengruppe elektronische Instrumentierung im Frühjahr 2013 11.-13. März 2013, Jülich, Deutschland

Conference Homepage https://indico.desy.de/conferenceDisplay.py?ovw=True&confId=7078 oder https://indico.desy.de//event/SEL\_2013

Online Proceedings auf http://www-library.desy.de/confprocs.html

The copyright is governed by the Creative Commons agreement, which allows for free use and distribution of the articls for non-commertial activity, as long as the title, the authors' names and the place of the original are referenced.

Editor: Peter Göttlicher Juni 2013 DESY-PROC-2013-01 ISBN 978-3-935702-72-0 ISSN 1435-8077

Published by Verlag Deutsches Elektronen-Synchrotron Notkestraße 85 22607 Hamburg Germany

Printed by Kopierzentrale Deutsches Elektronen-Synchrotron

# 104. Tagung der Studiengruppe elektronische Instrumentierung im Frühjahr 2013

SEI - Studiengruppe elektronische Instrumentierung der Helmholtz-Zentren Jülich (FZJ), 11. März - 13. März 2013

# Inhaltsverzeichnis

Allgemeines und Zusammenfassendes		~
Eröffnung und Ausblick	P. Göttlicher	3
Bild der Teilnehmer		4
Tagungsprogramm		5

### Vorträge

ZEA-2 Ein Systemhaus für die Forschung	S. van Waasen	12
MSP430 Entwicklung mit Code Composer Studio v5.3	R. Heil	32
Data transfer via SPI	F.P. Zantis	40
SNS-NSE Datenerfassungs- und Kontrollsystem fr ein Neutronenspinecho-Spektrometer an einer Spallations- quelle	P. Kämmerling et al.	54
Ein schnelles Datennahmesystem fr groe PNCCDs	H. Gorke et al.	68
FPGA-basierendes CCD-Kamerasystem für Tomographieanwendungen	J. Plewka, S. Meyer-Loges	74
Flugdrohnen, Funktionsprinzip und Messeinsatz	M. Ramm	94

HD4096 Technologie mit echten 12-Bit Oszilloskopen mehr erkennen	F. Klapper	110
GLORIA DETEKTOR 3 - Frontend Elektronik für AIM Dualband IR-Detektor	G. Schardt et al.	127
Eine Ausleseelektronik für CZT-Detektoren mit dem RENA-3 IC von Nova R&D	P. Födisch et al.	135
Architektur und Betrieb eines komplexen ECAD- Systems bei DESY	M. Zimmer	144
Recent developments on MTCA.4	F. Ludwig	155
Entwicklung eines 5 GHz Digitalisierungssystem basierend auf dem MTCA.4 Standard	M. Balzer et. al. 168	
Entwicklung und Optimierung des Flugrechners für GLORIA	M. Rademacher	178
Magnetische Felder in Gebäuden	J, Burmester	188
EMV gerechtes Design für wissenschaftliche Applikationen in sensitiven Umgebungen	T. Neubert	197
Kurze Zusammenfassung des EMV-Workshop	P. Göttlicher	210

Peter Göttlicher DESY-FEB, 1. Juni 2013

# Eröffnung

Zu der jährlichen Tagung, die allen Interessierten an Elektronik in der Forschung offensteht, kamen 61 Teilnehmer und -innen. Sie sind von verschiedenen Forschungseinrichtungen, den Helmholtz-Zentren – DESY, FZJ, GSI, HZB, HZG, HZDR und KIT – der Universität Aachen (RWTH) und der Wirtschaft angereist.

Die Vorträge und Ausstellungen regten zu interessanten Diskussion zwischen den Teilnehmern an. Teilnehmer mit ähnlichen Fragestellungen lernten sich kennen. Bei den Vorträgen krsitalisierten sich folgende Schwerpunkte heraus:

- FPGAś, schnelle serielle Datenlinks und schnelle Datennahme,
- Kamerasysteme für spezifische Anwendungen
- Komponenten und Firmware für Kontrollsysteme
- EMV, elektromagnetische Verträglichkeit.

Die Exkursion zu Thyssen-Krupp zeigt uns wie heute grosse Anlagen funktionieren.

Das Tagungsprogramm ist auf dem Internet einzusehen: https://indico.desy.de/conferenceDisplay.py?ovw=True&confId=7078 oder https://indico.desy.de//event/SEI\_2013

Die Homepage der Studiengruppe ist auf http://sei.desy.de/ zu finden.

Im Anschluss an die Tagung haben sich viele Teilnehmer noch zu einem halbtägigen Workshop zusammengestzt und über Fragestellungen der elektromagnetischen Verträglichkeit (EMV) zu reden. Eine kurze Zusammenfassung befindet sich am Ende der Proceedings.

# Ausblick

Die nächste Tagung wird für das Frühjahr 2014 in Geesthacht geplant.



Teilnehmer der SEI-Tagung 2013

Quelle: Forschungszentrum Jülich, ZEA

# Tagungsprogramm SEI-Tagung am FZJ - Frühjahr 2013

### Studiengruppe elektronische Instrumentierung der Helmholtz-Zentren

## Monday 11 March 2013

<u>Vort</u>	<u>räge Mo-1</u> - Raum Ohm (Nummer 110), Gebäude 2.5 (13:15-15:15)
time	title
13:15	Eröffnung
	Presenter: Dr. GOETTLICHER, peter (DESY)
	ERöffnung der Tagung
13:30	Organisation der SEI-Tagung Frühjahr 2013
	Presenter: Dr. VAN WAASEN, Stefan (FZ Jülich ZEL)
	Eine kurze Übersicht über den organisatorischen Ablauf der Tagung wird gegeben.
13:45	ZEA-2 - Systemhaus für die Forschung
	Presenter: Dr. VAN WAASEN, Stefan (FZ Jülich ZEL)
	Diese Präsentation stellt kurz das Zentralinstitut für Engineering, Elektronik und Analytik - Systeme der Elektronik (ZEA-2) vor. Es
	wird eine Übersicht über die Organisation und die Institutsaktivitäten in den verschiedenen Forschungsbereichen gegeben.
14:15	MSP430 Entwicklung mit Code Composer Studio v5.3
	Presenter: Mr. HEIL, Roger (Forschungszentrum Jülich GmbH)
	Die Arbeitsgruppe , Verteilte System für Echtzeitanalyse' entwickelt Micro-Controller basierte Messsysteme für Experimente in so
	unterschiedlichen Forschungsbereichen wie Biohybridsysteme, Neurologie, Neurophysiologie oder Energieforschung. Zum Einsatz
	kommen hierbei bislang Derivate des MSP430 Micro-Controller der Firma Texas Instruments. Für die effiziente Entwicklung der
	jeweils auf die spezifische Anwendung angepassten Software wurde die Entwicklungsumgebung (IDE) Code Composer Studio von
	Texas Instruments in der Version 5.3 evaluiert. Die wichtigsten Features dieser IDE (Eclipse basiert, graphische
	Hardwarekonfiguration, Debugging-Moglichkeiten etc.) werden annand der aktuellen Entwicklung vorgestellt und bewertet.
14:45	The SPI-Bus in general and in a special application
	Presenter: Mr. ZANTIS, Franz Peter (RWTH Aachen)
	For fast data transfer the SPI-Bus (Serial Peripheral Interface) is very common. This presentation shows the functionality in general and
	a special application where a SPI-Slave controls the SPI-Master.

Vorträge Mo-2 - Raum Ohm (Nummer 110), Gebäude 2.5 (16:00-18:00)

#### time title 16:00 Datenerfassungs- und Kontrollsystem für ein Neutronenspinecho-Spektrometer an einer Spallationsquelle Presenter: Mr. KAEMMERLING, Peter (Forschungszentrum Jülich, ZEA-2) Das Datenerfassungs- und Kontrollsystem des Neutronenspinecho-Spektrometers an der SNS (Spallation Neutron Source im ORNL, Tennessee USA) wurde vom ZEA-2 (Zentralinstitut für Engineering, Elektronik und Analytik, Systeme der Elektronik; vormals ZEL) in enger Zusammenarbeit mit dem JCNS (Jülicher Zentrum für Forschung mit Neutronen) des Forschungszentrums Jülich entwickelt. Wir erklären das SNS-NSE, dessen Datenerfassungs- und Kontrollsystem, erläutern die Rahmenbedingungen der Arbeit im Partner-Lab in Tennessee USA, den Projektverlauf und die erzielten Ergebnisse. 16:30 Ein schnelles Datenaufnahmesystem für große PNCCD Presenter: Dr. GORKE, Hubert (Forschungszentum Juelich GmbH) Für die Datennahme von großflächigen PNCCD wurde ein modulares PCI-basierendes Aufnahmesystem entwickelt. Die analogen Siganle von jeweils vier Detektorausgänge werden auf einer cPCI-Karte mittels vier 14-Bit ADCs bei 50 MHz digitalisert. Jede cPCI-Karte besitzt einen optischen 2.5 GBit Link, über den die Daten auf eine PCIe-Karte im DAQ Host übertragen werden. Die PCIe-Karte ermöglicht eine Verbindung von vier ADC-Karten und einen Datentransfer von größer 500 MByte/s. Dieser Aufbau ermöglicht eine Datennahme von 200 Bildern/s (oder 200 MPixel/s) eines 8x8 cm2 großen PNCCD. 17:00 FPGA-basierendes CCD-Kamerasystem für Tomographieanwendungen Presenter: Mr. MEYER-LOGES, Stephan (Helmholtz-Zentrum Geesthacht) Für die Tomographieanwendungen ist am Helmholtz-Zentrum Geesthacht eine hochauflösende CCD-Kamera entwickelt worden. Ziel der Entwicklungsarbeiten waren größtmöglichste Flexibilität hinsichtlich Einsatz verschiedener Bildsensoren und Auslesenmodi. Weiterhin soll das erarbeitete Kamerakonzept auch für zukünftige größere Bildsensoren, auch mit anderer Geometrie, geeignet sein. Neben einer flexiblen Ansteuerung steht ein möglichst hoher erzielbarer Dynamikbereich im Vordergrund, die Bildrate beträgt hierbei hingegen max. 1 Bild/s. Die FPGA-basierende Hardware ermöglicht außerdem eine flexible Bildvorverarbeitung in Echtzeit. Die CCD-Technologie erfordert einen recht hohen analogen schaltungstechnischen Aufwand. Im Rahmen des Vortrags werden einige technologisch wichtige Details der Kameraelektronik erklärt. Hierzu gehört sowohl die Strategie, die Ansteuerung so zu unterteilen, dass eine aufwendige Steuerung mit präzisen Abläufen möglich ist, als auch die Schaltungstechnik der analogen Signalpfade. 17:30 "Flugdrohnen" Funktionsprinzip und Messeinsatz Presenter: Mr. RAMM, Michael (FZ-Juelich) In der Präsentation wird die Motivation für den Einsatz einer Flugdrohne im ZEA 2 beschrieben. Weiterhin wird das Vermitteln von Ausbildungsinhalten durch interessante Einsatzgebiete wie den Hexakopter sowie dessen Funktionsprinzip behandelt. Abschließend werden reale Beispiele für den Einsatz von Flugdrohnen gezeigt.

## Tuesday 12 March 2013

### Vorträge Di-1 - Raum Ohm (Nummer 110), Gebäude 2.5 (08:30-10:00)

time title

08:30	HD4096 Technologie - mit echten 12-Bit Oszilloskopen mehr erkennen
	Presenter: Mr. KLAPPER, Frank (Teledyne LeCroy GmbH)
	- HD4096 Technologie - mehr als nur ein DSO mit 12Bit ADCs
	- 8Bit vs. 12 Bit - Vergleiche aus der Praxis
	- Mathematische Verfahren zur Verbesserung der Dynamik (12 Bit Hypersampling, Enhanced Resulution, HiResolution etc.)
09:00	Aktueller Stand der G3-Infrator-Detektor Front-End-Elektronik Entwicklung
	Presenter: Mr. SCHARDT, Georg (FZ-Juelich)
	Die Arbeitsgruppe Erdbeobachtungssysteme (EOS) des Zentralinistitut ZEA-2 Systeme der Elektronik entwickelt in Zusammenarbeit mit dem IEK-7 und dem IMK des KIT die Elektronik für das Klimaforschungsinstrument GLORIA (Global Limb Observer of the
	Atmosphere). GLORIA ist ein hochauflösendes zweidimensionales Infrarotspektrometer zum Einsatz auf fliegenden Trägern und wird im Rahmen wissenschaftlicher Kampagnen auf den Höhenforschungsflugzeugen HALO und Geophysika eingesetzt.
	Eine Weiterentwicklung des Instrumentes zum Einsatz auf einem Wetterballon ist vorgesehen. Dabei soll ein neuartiger Dual-Band Infrarot Detektor, mit zwei aktiven Flächen für unterschiedliche Wellenlängen, zum Einsatz kommen, welcher in Zusammenarbeit mit der Fa. AIM entwickelt wird.
	Im ZEA-2 wird für die neue Infrarot-Detektorgeneration (3. Generation der Gloria Detektoren) die neue Ansteuer- und Ausleseelektronik (FEE = Front-End-Elektronik) entwickelt. Die neue FEE unterstützt eine Vielzahl von BIAS Spannungen und ROIC Taktsignalen zur getrennten Parametrisierung der beiden Detektorflächen und unterstützt sowohl den passiven als auch aktiven Auslesemodus des neuen ROICs. Weiterhin soll eine deutliche Verbesserung in Bezug auf ADC-Auflösung und Framerate erzielt werden.
	Der Vortrag zeigt den aktuellen Stand der Entwicklung der G3-FEE.
09:30	Eine Ausleselektronik für CZT-Detektoren mit dem RENA-3 Chip von Nova R&D
	Presenter: Mr. FöDISCH, Philipp (HZDR)
	Ziel ist die Entwicklung einer kompakten Ausleseeinheit für CZT-Detektoren (Cadmium-Zink-Tellurit) für die energieauflösende Spektroskopie von γ-Strahlung. Der von NOVA R verfügbare RENA-3 ASIC (Readout Electronics for Nuclear Applications) ist für den direkten Anschluß an die Detektoren vorgesehen und deckt so einen Großteil der analogen Funktionen ab. Im ASIC sind 36 konfigurierbare Eingangskanäle integriert, die mit ladungsempfindlichen Vorverstärkern und analoger Signalverarbeitung (pulse shaping) für CZT-Detektoren optimiert sind. Für die Ansteuerung des ASICs und die Verarbeitung der Ausgangssignale wurde eine digitale, FPGA-basierte Elektronik entwickelt. Die Konfiguration der FPGA-Hardware wird mittels eines synthetischen Prozessors
	durch Software im FPGA und auf einem PC unterstützt. Gezeigt werden die Instrumentierung des Prototyps und die Ergebnisse der Kalibrierung durch synthetische Detektorsignale in einer automatisierten Testumgebung. Mit dem entwickelten System werden der Messbereich, die Energieauflösung und das Zeitverhalten des ASICs untersucht und auf die geplante Anwendung mit CZT Detektoren hin überprüft.

#### <u>Ausstellungen: Alle Firmen von 10:00 bis 12:00. Die einzelnen Uhrzeiten dienen der Sortierung</u>-Raum Ohm (Nummer 110), Gebäude 2.5 (10:00-11:50)

time title

10:00	ADMESS Vertriebs GmbH
	Presenter: Mr. FISCHER, Timo (ADMESS Vertriebs GmbH)
10:01	Ausstellung von Daten Acquisitions Systemen/Transientenrekorder
	Presenter: Mr. SPELTHANN, Hans Dieter (Agilent Acqiris Operation)
	Ausstellung von Daten Acquisitions Systemen/Transientenrekorder
10:02	Custom made high-tech electronics
	Presenter: Mr. SIJBRANDIJ, Bart (INCAA Computers BV)
	INCAA Computers is a well-established Dutch company specializing in design and manufacture of professional high-tech measurement
	and control equipment for scientific, industrial, OEM and automotive applications.
	Our focus is to provide solutions for technical automation projects based on:
	Hardware: development, manufacturing and engineering
	Software: consultancy, development and support
	Systems: consultancy, engineering and integration
10:03	iseg Spezialelktronik GmbH
	Presenters: DONIX, Maik (iseg Spezialelektronik GmbH), JURK, Stefan (iseg Spezialelektronik GmbH)
	iseg Spezialelektronik GmbH ist Entwickler und Hersteller von Hochspannungsversorgungen.
10:04	MTCA.4 & AMC modules, crates & solutions made by powerBridge Computer
10:04	MTCA.4 & AMC modules, crates & solutions made by powerBridge Computer Presenter: Mr. KLOCKMANN, Kay (powerBridge Computer)
10:04	MTCA.4 & AMC modules, crates & solutions made by powerBridge Computer Presenter: Mr. KLOCKMANN, Kay (powerBridge Computer) development & pre-certified MTCA.4 solutions
10:04	MTCA.4 & AMC modules, crates & solutions made by powerBridge Computer Presenter: Mr. KLOCKMANN, Kay (powerBridge Computer) development & pre-certified MTCA.4 solutions RF & standard crate designs
10:04	MTCA.4 & AMC modules, crates & solutions made by powerBridge Computer Presenter: Mr. KLOCKMANN, Kay (powerBridge Computer) development & pre-certified MTCA.4 solutions RF & standard crate designs NAT-MCH 2nd & 2rd Con i7 CDU AMCs
10:04	MTCA.4 & AMC modules, crates & solutions made by powerBridge Computer Presenter: Mr. KLOCKMANN, Kay (powerBridge Computer) development & pre-certified MTCA.4 solutions RF & standard crate designs NAT-MCH 2nd & 3rd Gen i7 CPU AMCs AD/DA AMCs from few kS/s to GS/s
10:04	MTCA.4 & AMC modules, crates & solutions made by powerBridge Computer Presenter: Mr. KLOCKMANN, Kay (powerBridge Computer) development & pre-certified MTCA.4 solutions RF & standard crate designs NAT-MCH 2nd & 3rd Gen i7 CPU AMCs AD/DA AMCs from few kS/s to GS/s FPGA AMCs from Spartan 6 to Virtex 7 designs
10:04	MTCA.4 & AMC modules, crates & solutions made by powerBridge Computer Presenter: Mr. KLOCKMANN, Kay (powerBridge Computer) development & pre-certified MTCA.4 solutions RF & standard crate designs NAT-MCH 2nd & 3rd Gen i7 CPU AMCs AD/DA AMCs from few kS/s to GS/s FPGA AMCs from Spartan 6 to Virtex 7 designs simple I/O (motor controller, DIO, fieldbus, serial, Ethernet, disc I/O) and
10:04	MTCA.4 & AMC modules, crates & solutions made by powerBridge Computer Presenter: Mr. KLOCKMANN, Kay (powerBridge Computer) development & pre-certified MTCA.4 solutions RF & standard crate designs NAT-MCH 2nd & 3rd Gen i7 CPU AMCs AD/DA AMCs from few kS/s to GS/s FPGA AMCs from Spartan 6 to Virtex 7 designs simple I/O (motor controller, DIO, fieldbus, serial, Ethernet, disc I/O) and mezzanine carrier modules
10:04	MTCA.4 & AMC modules, crates & solutions made by powerBridge Computer Presenter: Mr. KLOCKMANN, Kay (powerBridge Computer) development & pre-certified MTCA.4 solutions RF & standard crate designs NAT-MCH 2nd & 3rd Gen i7 CPU AMCs AD/DA AMCs from few kS/s to GS/s FPGA AMCs from Spartan 6 to Virtex 7 designs simple I/O (motor controller, DIO, fieldbus, serial, Ethernet, disc I/O) and mezzanine carrier modules Struck Innovative Systeme
10:04	MTCA.4 & AMC modules, crates & solutions made by powerBridge Computer Presenter: Mr. KLOCKMANN, Kay (powerBridge Computer) development & pre-certified MTCA.4 solutions RF & standard crate designs NAT-MCH 2nd & 3rd Gen i7 CPU AMCs AD/DA AMCs from few kS/s to GS/s FPGA AMCs from Spartan 6 to Virtex 7 designs simple I/O (motor controller, DIO, fieldbus, serial, Ethernet, disc I/O) and mezzanine carrier modules Struck Innovative Systeme Presenter: Dr. MATTHIAS, Kirsch (Struck Innovative Systeme GmbH)
10:04	MTCA.4 & AMC modules, crates & solutions made by powerBridge Computer Presenter: Mr. KLOCKMANN, Kay (powerBridge Computer) development & pre-certified MTCA.4 solutions RF & standard crate designs NAT-MCH 2nd & 3rd Gen i7 CPU AMCS AD/DA AMCs from few kS/s to GS/s FPGA AMCs from Spartan 6 to Virtex 7 designs simple I/O (motor controller, DIO, fieldbus, serial, Ethernet, disc I/O) and mezzanine carrier modules Struck Innovative Systeme Presenter: Dr. MATTHIAS, Kirsch (Struck Innovative Systeme GmbH) DAQ Elektronik im MTCA.4 und VME Standard
10:04	MTCA.4 & AMC modules, crates & solutions made by powerBridge Computer Presenter: Mr. KLOCKMANN, Kay (powerBridge Computer) development & pre-certified MTCA.4 solutions RF & standard crate designs NAT-MCH 2nd & 3rd Gen i7 CPU AMCs AD/DA AMCs from few kS/s to GS/s FPGA AMCs from Spartan 6 to Virtex 7 designs simple I/O (motor controller, DIO, fieldbus, serial, Ethernet, disc I/O) and mezzanine carrier modules Struck Innovative Systeme Presenter: Dr. MATTHIAS, Kirsch (Struck Innovative Systeme GmbH) DAQ Elektronik im MTCA.4 und VME Standard Teledyne LeCroy GmbH
10:04 10:05 10:06	MTCA.4 & AMC modules, crates & solutions made by powerBridge Computer Presenter: Mr. KLOCKMANN, Kay (powerBridge Computer) development & pre-certified MTCA.4 solutions RF & standard crate designs NAT-MCH 2nd & 3rd Gen i7 CPU AMCs AD/DA AMCs from few kS/s to GS/s FPGA AMCs from Spartan 6 to Virtex 7 designs simple I/O (motor controller, DIO, fieldbus, serial, Ethernet, disc I/O) and mezzanine carrier modules Struck Innovative Systeme Presenter: Dr. MATTHIAS, Kirsch (Struck Innovative Systeme GmbH) DAQ Elektronik im MTCA.4 und VME Standard Teledyne LeCroy GmbH Presenter: Mr. KLAPPER, Frank (Teledyne LeCroy)
10:04 10:05 10:06	MTCA.4 & AMC modules, crates & solutions made by powerBridge Computer Presenter: Mr. KLOCKMANN, Kay (powerBridge Computer) development & pre-certified MTCA.4 solutions RF & standard crate designs NAT-MCH 2nd & 3rd Gen i7 CPU AMCs AD/DA AMCs from few kS/s to GS/s FPGA AMCs from Spartan 6 to Virtex 7 designs simple I/O (motor controller, DIO, fieldbus, serial, Ethernet, disc I/O) and mezzanine carrier modules Struck Innovative Systeme Presenter: Dr. MATTHIAS, Kirsch (Struck Innovative Systeme GmbH) DAQ Elektronik im MTCA.4 und VME Standard Teledyne LeCroy GmbH Presenter: Mr. KLAPPER, Frank (Teledyne LeCroy)
10:04 10:05 10:06 10:07	MTCA.4 & AMC modules, crates & solutions made by powerBridge Computer Presenter: Mr. KLOCKMANN, Kay (powerBridge Computer) development & pre-certified MTCA.4 solutions RF & standard crate designs NAT-MCH 2nd & 3rd Gen i7 CPU AMCs AD/DA AMCs from few kS/s to GS/s FPGA AMCs from Spartan 6 to Virtex 7 designs simple I/O (motor controller, DIO, fieldbus, serial, Ethernet, disc I/O) and mezzanine carrier modules Struck Innovative Systeme Presenter: Dr. MATTHIAS, Kirsch (Struck Innovative Systeme GmbH) DAQ Elektronik im MTCA.4 und VME Standard Teledyne LeCroy GmbH Presenter: Mr. KLAPPER, Frank (Teledyne LeCroy) Powered crates, power supplies and electronics for physics experiments
10:04 10:05 10:06 10:07	MTCA.4 & AMC modules, crates & solutions made by powerBridge Computer Presenter: Mr. KLOCKMANN, Kay (powerBridge Computer) development & pre-certified MTCA.4 solutions RF & standard crate designs NAT-MCH 2nd & 3rd Gen i7 CPU AMCs AD/DA AMCs from few kS/s to GS/s FPGA AMCs from Spartan 6 to Virtex 7 designs simple I/O (motor controller, DIO, fieldbus, serial, Ethernet, disc I/O) and mezzanine carrier modules Struck Innovative Systeme Presenter: Dr. MATTHIAS, Kirsch (Struck Innovative Systeme GmbH) DAQ Elektronik im MTCA.4 und VME Standard Teledyne LeCroy GmbH Presenter: Mr. KLAPPER, Frank (Teledyne LeCroy) Powered crates, power supplies and electronics for physics experiments Presenter: Mr. BERNER, Thomas (WIENER Plein + Baus GmbH)

## Exkursion: Thyssen Krupp - to be announced (12:00-19:30)

time title

12:00	Abfahrt zur Exkursion im FZJ
14:00	Fuehrung
17:40	Rueckfahrt: Beginn 17:40

## Wednesday 13 March 2013

#### Vorträge Mi-1 - Raum Ohm (Nummer 110), Gebäude 2.5 (09:00-10:30)

time title

09:00	VPX basiertes Rechensystem CHEFFE zum Einsatz in rauhen Umgebungen
	Presenter: Mr. RADEMACHER, Michael (Forschungszentrum Jülich)
	In Zusammenarbeit der Forschungszentrum Jülich GmbH und des Karlsruher Instituts für Technologie wurde im Rahmen des GLORIA Projekts (Gimballed Limb Observer for Radiance Imaging of the Atmosphere) ein spektral hochauflösendes abbildendes Instrument zur Klimaforschung entwickelt. Ein Infrarotdetektorsystem produziert einen Datenstrom von ca. 100MB/s. Dieser muss während des Einsatzes auf einem Flugträger kontinuierlich verarbeitet werden.
	Die Datenerfassung sowie Instrumentensteuerung übernimmt ein robuster Flugrechner auf Basis einer Open VPX Plattform. Das Mission Processing System zeichnet sich durch hohe Vibrations- und Stoßfestigkeit, ein passives Kühlkonzept, EMV Dichtigkeit sowie Steckverbindern nach militärischen Anforderungen aus.
	Bei Open VPX Systemen wird die Konfiguration durch die sogenannte Rückwandverdrahtungsbaugruppe (Rear-I/O) bestimmt. Diese Baugruppe definiert alle applikationsspezifischen Eigenschaften des Systems und bildet damit die Schnittstelle zum GLORIA Instrument.
	Der Vortrag gibt einen Überblick über die Hardware des Flugrechners, sowie in die im Detail überarbeitete Rear-I/O-Platine.
09:30	Recent Developments in MTCA.4 at DESY
	Presenter: Dr. LUDWIG, Frank (DESY)
	This presentation gives an overview of the latest developments and measurements in the crate standard MTCA.4 at DESY from different fields of applications. One of the major benefit of an MTCA.4 system is to combine high-speed digital data processing AMC boards with high precision analog signal conditioning RTM boards. In addition we show prescion measurements using different grounding configurations, particularly for AMC and RTM Zone 3 ac-coupled differential signal transmission for the detection and regulation of high frequency signals and sampling of broadband dc-coupled signal conditioning on the RTM. Concepts and sources of distortions for measurements below -80dB will be discussed.
10:00	Entwicklung eines 5 GHz Digitalisierungssystem basierend auf dem MTCA.4 Standard
	Presenter: Mr. BALZER, Matthias (KIT)
	Eine immer häufigere Anforderung an Datenerfassungssysteme ist eine Abtastrate im Sub-ns Bereich. Neben einer kontinuierlichen Datenwandlung stellen die Anlog-Speicher-Pipelines ICs eine interessante Alternative dar. Das Signal wird dabei mit einer hohen Rate analog in einem Kondensatorarray gespeichert und kann z. B. nach einem Trigger-Ergebnis mit einer niedrigeren Rate ausgelesen und digitalisiert werden. Das IPE entwickelt ein Rear Transition Module (RTM) basierend auf dem MicroTCA.4 Standard mit 16 analogen Eingangskanälen und einer Abtastrate bis zu 5 GHz und externem Trigger-Eingang. Als Anlog-Speicher IC wird der vom PSI

ausgelesen.

Vorträge Mi-2 - Raum Ohm (Nummer 110), Gebäude 2.5 (11:00-13:15)

time	title
11:00	Architektur und Betrieb eines komplexen ECAD Systems bei DESY
	Die zentrale ELektronik-Entwicklungsgruppe betreibt bei DESY für Anwender in Hamburg und Zeuthen ein komplexes ECAD System (Mentor Graphics DxDesigner/Expedition). Im Vortrag wird über die Architektur, die von DESY entwickelten Erweiterungen und über die Betriebserfahrungen mit der Installation berichtet, die seit zwei Jahren auch in gleicher Form am PSI eingesetzt wird.
11:30	Elektromagnetische-Verträglichkeit in Gebäuden
	Presenter: Mr. BURMESTER, Joerg (Helmholtz-Zentrum Geesthacht)
	Durch jeden stromdurchflossenen Leiter wird ein Magnetfeld erzeugt. Durch geschickte Anordnung können die Magnetfelder (magnetischen Wechselfelder) stark reduziert werden. Wird dies bei der Installation von elektrischen Anlagen in Gebäuden nicht bedacht, können sehr hohe magnetische Felder in den Räumen entstehen, die gesundheitsgefährdende Ausmaße haben können. Auch die Beeinflussung von Messsignalen Datenübertragungsstrecken ist nicht unerheblich und hat zum Teil auch zerstörerische Folgen.
	Anhand von anschaulichen Beispielen soll die Problematik niederfrequenter magnetischer Felder verdeutlicht werden, um das Bewusstsein für eine elektromagnetisch verträgliche Installation zu schaffen und damit auch die Qualität der Messwerte, Datenübertragungsstrecken und Betriebssicherheit zu erhöhen.
12:00	EMV gerechtes Design für wissenschaftliche Applikationen in sensitiven Umgebungen Presenter: Mr. NEUBERT, Tom (ZEA-2 - Forschungszentrum Jülich GmbH)
	Instrumente die in empfindlichen Umgebungen, wie z.Bsp. Forschungsreaktoren, Forschungsflugzeugen oder in der Medizintechnik zum Einsatz kommen, stellen hohe Anforderungen an die Betriebssicherheit und damit an die elektromagnetische Störfestigkeit, sowie die Vermeidung der Störabstrahlung. Der Entwickler ist dazu aufgefordert das Systemkonzept hinsichtlich EMV schon in der Designphase auszulegen.
	Der Vortrag stellt beispielhaft das EMV Design des GLORIA-Instruments vor, welches Einsatz auf Forschungsflugzeugen findet und eine entsprechende Flugzeugzulassung benötigt. Es wird anhand von Messungen einzelne spezifische Probleme und Lösungsansätze für Spannungsversorgungs- und Signalverarbeitungseinheiten gezeigt, welche typischerweise auch in anderen Applikationen zum Einsatz kommen könnten. Mit einem Ausblick über die dazu notwendige Messtechnik und das Messumfeld soll dem Entwickler ein Überblick gegeben werden, wie er selbst im Labor einen Teil der von der Hardware generierten Störungen charakterisieren kann.
12:30	Abschluss der Tagung
	Presenter: Dr. GOETTLICHER, peter (DESY)
	Abschluss der Tagung
12:45	Reserve

#### <u>EMV-Workshop/Diskussion - Nicht Teil der SEI-Tagung sondern Anschlussprogramm für</u> <u>Interessierte.</u> - Raum Ohm (Nummer 110), Gebäude 2.5 (14:00-17:00)

Es ist gedachte, dass die Teilnehmer mit kurzen Statements ihr Problem oder Loesung anreizen und viel Zeit fuer die Diskussion bleibt. Eventuell auch eine Besichtigung.

























































SEI Tagung, Frühjahr 2013, FZJ Jülich






































Zantis: Data transfer via SPI

### SEI Tagung, Frühjahr 2013, FZJ Jülich

**"Data transfer via SPI"** 13. Februar 2013 Franz Peter Zantis, Dipl.-Ing.(TU) Im Blumenfeld 5 52477 Alsdorf

## Data transfer via SPI

#### Introduction

This article wants to show how data transfer via SPI can be done. As example, the transfer between a microcontroller, which works as analog-digital-converter (ADU), and a USB-chip will be shown. The values from the ADU are transferred into a Personal Computer.

#### **SPI-Bus in general**

SPI Serial Peripheral Interface describes a serial bus system. It is used primarily for a synchronous serial communication of a host processor and peripheral components.

The SPI was developed by Motorola, but never completed to a complete standard. In addition, Motorola has not defined a Software protocol for SPI, but only describes the hardware operation. SPI also was never occupied by patents and is therefore license free. This is the reason why this bus system, in addition to the ease of implementation, is often used. As already mentioned SPI is a serial bus. This enables the connection of peripherals to a microcontroller. Also, the connection of several microcontrollers is possible. SPI achieved very high data transfer rates, since the clock signal may extend into the MHz range. Furthermore, the data are transmitted in both directions simultaneously. This means in full-duplex. The hardware complexity remains limited, because in addition to the Slave-Select line (or Chip-Select line) only one control line for the clock and two data lines are required. In the configuration (polarity, slope, etc.), SPI is also very flexible.

Inside of any SPI-device is a shift-register. The length of the shift register is not strictly defined. Normally, the shift register is 8 bits long, or a multiple thereof. The same register is used for receiving and transmitting. The data which is in the SPI-register, is shifted synchronous with the clock-signal. With each clock one bit is shifted. It appears at the output-Pin. At the same time, the level which is currently at the input of the shift-register, is taken as a Bit into the register.

Normally, a SPI-Bus exists of one Master and several Slaves. The device which works as master provides the clock and it activates the slave with which it wants to communicate, via the Chip-Select-line.

In the default configuration of a SPI-slave device, there are two control-lines and two data-lines provided (Fig. 1). The abbreviations of the signals can be seen in table 1.

### Zantis: Data transfer via SPI SEI Tagung, Frühjahr 2013, FZJ Jülich

Functionality	typical abbreviation	other abbreviation
Selecting the slave	CS = Chip Select	/SS = Slave Select
Bus clock	SCKL	CKL, SCK
The data from the master goes to the slave.	SDI = Slave Date In	MOSI = Master Out Slave In
The data from the slave goes to the master.	SDO = Slave Data Out	MISO = Master In Slave Out
For synchronous data transfer.		/DRDY = handshake

Table 1: Abbreviations of the signals. CS respectively /SS is usually active low.

For the SPI-slave, CS and SCKL are inputs, for the master these are outputs. Details for the master can be seen in Fig. 2.

A circuit diagram with SPI-master and SPI-slave is shown in Fig. 3.

Is a SPI-device not selected, the data-output (e.g. SDO) goes to high-impedance (Hi-Z). It is therefore guaranteed, that not multiple SPI-devices try to put data on the bus, at the same time. Otherwise this would result in short circuit.



Figure 1: Standard configuration of an SPI-Slave.



Figure 2: Standard configuration of an SPI-Master.



Fig. 3: Connection between SPI-master and SPI-slave.

Zantis: Data transfer via SPI

Fig. 4 shows the typical diagram of a SPI-transfer. In this case it is a 16-Bit (2 Byte) transfer. The transferred value is here 0001100111110011. This is in decimal equal to 6643.



Figure 4: Typcial diagram of a SPI-transfer. Above: data (SDI/SDO); middle: chip select (CS); below: clock (SCLK).

A typical circuit diagram with SPI-master and several SPI-slaves is shown in Fig. 5. There, the master is connected with three slaves. Before data can be transferred, the master puts the CS line of the relevant slave to low level. After that, data can be exchanged.

Some slaves do not have both, SDI and SDO. E.g. a Digital-to-Analog-converter (DAC) only needs to receive data. So it do not need to have SDO.



Figure 5: Typical configuration with SPI-Master and SPI-Slaves.

An example for a device which has no SDO is the digital-to-analog-converter MCP4822 (Fig. 6). This chip includes two digital-to-analog-converter in one case. Each converter has a resolution of 12 Bit. The SPI-Master

### Zantis: Data transfer via SPI SEI Tagung, Frühjahr 2013, FZJ Jülich

sends a 16-Bit-integer, where the lower 12 Bit (Bit0 to Bit11) represent the value itself and the upper 4 Bit (Bit12 to Bit15) are for the configuration.

Is Bit12 set to high level, the analog output is available. If it is set to low level, the analog output is not available. The output pin then is connected to 500 k $\Omega$ .

Bit13 is for selecting the amplification. If Bit13 is low, the amplification A is 2, otherwise A is 1. The output voltage is then equal to

$$V_{out} = A \cdot U_{ref} \cdot \frac{D}{2^{12} - 1}$$

with  $U_{ref} = 2,048V$  and D = Dataword.

Bit14 is not used. It can have any level.

Bit15 selects the DAC. If Bit15 has high level, the incoming data go too DACB, if it has low level, the data go too DACA.



Figure 6: Example for an SPI-slave which does not need SDO.

The way, how data transfer works, is not specified. E.g. whether the SPI-clock is in idle low or high or whether the data are taken with the falling or with the rising edge of the clock. Therefore most SPI-devices can be parameterized.

Table 2 gives an overview about different ways to organize the data transfer on the SPI-Bus. Additional to the four modes from Table 2, which has to be parameterized, it must be clear, whether the Most Significant Bit (MSB) or the Least Significant Bit (LSB) is transferred first. Also this has to be parameterized.



Mode 1: Clock is in idle mode low. Data is driven on the falling edge of SCLK and sampled on the rising edge.



Table 2: Different ways to organize the data transfer.

Relating to the speed of data transfer, the SPI-Bus is very flexible. It can be used with very slow speed - maybe with clock frequencies of a few kHz up to very fast speed in the range some 100 MHz. It depends on the used components which speeds are possible. The USB-chip IO-Warrior56 e.g. supports transfer rates of 93,75 kHz up to 12 MHz.

Some SPI devices provide additional a handshake-signal. With this it is possible to synchronize the data transfer. In cases, if the slave cannot follow fast enough, if e.g. the master provides the next value, the handshake signal can be very helpful - maybe it is the only way to solve the problem.

Figure 7 shows a possible connection for cascading several identical components. This can be used e.g. to communicate with two DAU each of 8 bit when the master sends a 16-Bit-Word.



Figure 7: SPI-cascading

#### The realized example

Task: An analog signal must be recorded and transferred to a MS-Windows-PC. If just the value itself is relevant, the operating system MS-Windows can be used directly to take the samples. However, if the time-function, the functionality

value = f(t)

is needed, MS-Windows is not suitable. MS-Windows determines the distances between each sample. As result, even with low sample-speed, the time-distances between the samples are not equal. So this works only, if several data are sampled and saved on an external hardware, and then transferred in a complete block into the computer.

The basic idea for the solution is to use a microcontroller, which has already an Analog-to-Digital-Converter (ADC) included on the chip. In the present case, the MSP430F2013 was selected. This controller has a 16-Bit-Sigma-Delta-Analog-to-Digital-Converter on board. The controller collects several samples - in this case 16. If the 16 samples are there, they will be transferred as one block to the computer via SPI.

The connection between SPI and USB is handled by a Cyrix processor which is used in the module "IO-Warrior56".But, the USB-Chip IO-Warrior56 can only work as an SPI Master. So, the microcontroller MSP430F2013 must work as SPI slave. The data transfer works according to Mode 2 in Table 2. The MSB is transferred first. The SPI-clock is in idle low and works with 960 kHz. To transfer 16 16-Bit-Integers with this clock, the minimum time to transfer all data is

$$16 data \cdot 16 bit \cdot \frac{1}{960 kHz} \approx 267 \mu s$$

In fact more time is needed, because at the beginning of data transfer and between the Bytes are time-gaps (see fig. 4).

In this application, the ADC samples the analog signal with a rate of 488 per second. The time between two samples is

$$\frac{1}{488Hz} \approx 2049 \mu s$$

So, there is time enough to transfer all data between two samples.

Each sample of the ADC has a resolution of 16 bit. The microcontroller stores the samples sequentially in an array. This array has 32 places for 16-Bit-Integer (unsigned). It begins with array-storage location zero and ends with array-location 31. Then it starts again with array location zero (fig. 8). If 16 values are available, the microcontroller acknowledge this with a signal. In this case it toggles P1.2 (Pin4 of the case). The connections between the USB-chip and the microcontroller can be found in the circuit diagram (fig. 11).



Figure 8: The samples of the ADC will saved sequentielle into a array with 32 places. If the lower 16 values are ready P1.2 toggels to low. If the upper 16 values are ready P1.2 toggels to high.

The USB-Chip cannot know, when a package of 16 values is ready to be transferred. So in this case, the slave has to inform the master. In fact, in the current case, it needs to control the master. This is realized with a handshaking signal.



Figure 9: From top to bottom: 16-values-ready-signal (into the picture inserted), Sample signal, SPI-clock, handshake signal. If 16 samples has been made, they will be transferred via USB to the computer.

The master is always ready to get values from the slave. It can transfer 16 values (means 32 Byte) in one set. With SPI, the master provides the clock-signal. The problem is, that the pause between each 16-Bit-Value is too short for the slave. It has one 16-Bit-SPI-register to transfer the value. So it needs between the values enough time to load the next value into the SPI-register. To solve this problem the handshake (/DRDY) signal is used. The slave puts this signal to high as soon the first Byte of a value is transferred. This has the effect that the master sends the second Byte of the value and stops then until the handshake is again at low (zero).

Fig. 8 provides an overview. The 16-values-ready signal alternates, if 16 values of 16-Bit-Integers are ready to be transferred. As soon the 16-values-ready signal alternates, the handshake signal goes to low and the SPI-master can get 32 Byte (16 values of 16-Bit-Integers) from the SPI-slave. Between the values, the SPI-slave puts the handshake signal to high until the next value was shifted into the SPI-register. If the 16-values-ready signal is high, the lower 16 values from the array can be transferred (places 0 to 15). If it is low, the higher 16 values (places 16 to 31) can be transferred. For the SPI-master these is not known - only the slave knows it and shifts the lower or the upper 16 values of the array one by one into the SPI-register.

With the right programming, the result is a two-way interaction between receiving the bytes (SPI-clock of the master) and the handshake signal. It can be seen in fig. 10. Using the handshake signal the SPI slave obtains a pause of about 30µs between two values.



Figure 10: Ready to get 16 values - signal (above), SPI-clock 960 kHz (middle), handshake signal (below). This figure show the interaction between SPI-clock and handshake signal.



Figure 11: Circuit diagram with the SPI-connections between Microcontroller (ADU-device) and USB-Chip.





#### μC MSP430F2013 Interrupt Service Routine (ISR) of the ADU

#### The microcontroller-program

```
//using the MSP430F2013 microcontroller as ADU
//language: C
//Januar 2013 / F.P. Zantis
//data transfer works with blocks of 16 16-Bit-Words (INT16) via SPI
#include "msp430x20x3.h"
unsigned int numtotransfer = 16; //number of values to transfer via SPI as one set
unsigned int values[32]; //array; space for 32 values
                                                     //counter for the samples
unsigned int counter = 0;
                                                     //indicator for upper or lower 16 values of the array
unsigned int j=0; //indicator for upper or lower
unsigned int count=0; //counter for SPI-transfer
unsigned int havedata=0; //indicator if data are there
int main( void )
{
    WDTCTL = WDTPW + WDTHOLD;
                                                    //Stop watchdog timer to prevent time out reset
   //prepare for using an external oscillator
                                    //switch off DCO
   _BIS_SR(SCG0);
  _BIS_SR(SCGO); //switch off DCO
_BIS_SR(OSCOFF); //switch off internal oscillator LFXT1
BCSCTL3 &= ~BIT2; //minimize crystal capacity
BCSCTL3 &= ~BIT3; //minimize crystal capacity
BCSCTL3 |= BIT4; //switch XIN for external clock
BCSCTL2 &= ~BIT5; //switch XIN for external clock
BCSCTL2 &= ~BIT1; //divider for SMCLK = 1
BCSCTL2 &= ~BIT2; //divider for SMCLK = 1
BCSCTL2 &= ~BIT3; //select SMCLK = LFXT1CLK or VLOCLK
BCSCTL2 &= ~BIT5; //divider for MCLK = 1
BCSCTL2 &= ~BIT4; //divider for MCLK = 1
BCSCTL2 &= ~BIT5; //divider for MCLK = 1
BCSCTL2 &= ~BIT5; //divider for MCLK = 1
BCSCTL2 &= BIT5; //divider for MCLK = 1
BCSCTL2 |= BIT6; //select MCLK = LFXT1CLK or VLOCLK
BCSCTL2 |= BIT7; //select MCLK = LFXT1CLK or VLOCLK
    //init Ports
    P1DIR &= ~BIT0; //P1.0 for input
    P1REN = BIT0;
                                              //P1.0 pullup
    P1DIR = BIT4;
                                                      //P1.4 to output direction
    P1SEL = BIT4;
                                                     //SMCLK (clock) to P1.4
    P1DIR = BIT2;
                                                     //P1.2 to output direction (a set of 16-Bit-Words is ready)
    P1DIR |= BIT3;
                                                      //P1.3 to output direction
    PISEL |= BIT3;
                                                      //Uref to P1.3
                                              //P2.7 for normal input/output use
//P2.7 to output direction if
//P2.7
   P2SEL &= ~BIT7;
TTR |= BIT7;
                                                      //P2.7 to output direction (handshake signal DRDY)
    P2OUT |= BIT7;
                                                     //P2.7 default to high (/DRDY=high) - cannot run
    //init USI-SPI
   USICTL0 &= ~USISWRST; //USI released for operation
USICTL1 &= ~USII2C; //Clear the I<sup>2</sup>C-Bit to switch USI
USICTL0 &= ~USINST; //reset Masterbit to be SPI-Slave
USICTL0 &= USINT; //reset Masterbit to be SPI-Slave
                                                      //clear the I<sup>2</sup>C-Bit to switch USI to SPI-Mode
  USICTL0 |= USIPE5; //reset Masterbit to be SPI-Slave
USICTL0 |= USIPE5; //SPI-clock via P1.5 (from Warrior56)
USICTL0 |= USIPE6; //SDO-Port enabled; Pin8, P1.6
USICTL0 |= USIPE7; //SDI-Port enabled; Pin9, P1.7
USICTL0 &= ~USILSB; //MSB first
USICKCTL &= ~USICKPL; //clock is low when idle
USICTL1 &= ~USICKPH; //get data on the first com
USICTL0 |= USIOF.
                                                    //activate output (data goes from MSP to Warrior56)
//SPI-Register USISR for 16-Bit-data
   USICTLO |= USIOE;
USICNT |= USI16B;
```

//init ADC SD16

```
Zantis: Data transfer via SPI SEI Tagung, Frühjahr 2013, FZJ Jülich
```

```
//activate reference 1,2V
 SD16CTL = SD16REFON
                            //clock for ADU is SMCLK
//div. through 16
 SD16CTL |= SD16SSEL 1;
 SD16CTL = SD16XDIV_2;
                            //div. through 4; both divider res. to 250kHz for the ADU
 SD16CTL |= SD16DIV_2;
                            //input via A4, P1.1, Pin3
//16-Bit unsigned
 SD16INCTL0 = SD16INCH_4;
 SD16CCTL0 = SD16UNI;
                            //interrupt enabled for ADU
 SD16CCTL0 |= SD16IE;
 SD16CCTL0 |= SD16XOSR;
                             //set oversampling ratio selector
 SD16CCTL0 |= SD16OSR_512; //oversampling ratio lp-filter 250kHz/512=488Hz samplerate
 SD16CCTL0 |= SD16SC;
                            //start conversion
 BIS SR(GIE); //enable all interrupts
 while(1)
 {
    P2OUT |= BIT7;
                                     //handshake to SPI-Master: stop data transfer
   if (havedata == 1)
    {
     for (count = 0; count < 16; count++)
     {
         USISR=values[count+j]; //write value from the array into the SPI-Register
                                 //load counter and start transmission with 16 Bit-Word
         USICNT |= 8;
         /* the value normaly is 16 bit, but in this case, the handshake which stops the
           master comes too late; to stop it earlier, the value must be reduced to 8 bit
         */
         P20UT &= ~BIT7:
                                    //handshake to master: data can be shift
         while(!(USIIFG & USICTL1)); //wait until data are transfered
         P2OUT |= BIT7;
                                           //handshake to master: stop data transfer
      }
     havedata = 0;
   }
 }
}
/* interrupt service routine for the ADU; each time a sample was taken, the program jumps to this
service routine */
#pragma vector = SD16_VECTOR
 interrupt void SD16ISR(void)
    values[counter] = SD16MEM0; //save value and reset Interrupt-Flag
   counter++;
    if (counter == numtotransfer)
    {
     P10UT &= ~BTT2:
                           //P1.2 to low if the lower set of 16-Bit-Words is ready
     j=0;
     havedata = 1;
    }
    if (counter == (numtotransfer * 2))
    {
     counter = 0;
     PloUT |= BIT2; //Pl.2 to high if the upper set of 16-Bit-Words is ready
     j = numtotransfer;
     havedata=1;
    }
```

}



Figure 11: Test board.



FZJ ZEA-2 Kontrollsysteme




































































Helmholtz-Zentrum Geesthacht Zentrum für Material und Küstenforschung GmbH (ehemals GKSS-Forschungszentrum)

Die Elektronikabteilung ist Teil des Technikums und gehört zur technischen Infrastruktur.

Das Technikum hat seit einiger Zeit keinen Forschungsauftrag mehr, sondern ist als Dienstleister definiert und aufgestellt. Somit ist es in wissenschaftlichen Gremien auch nicht mehr vertreten.

Personalstärke der Elektronik:

18 incl. Ausbildung, davon acht Ingenieure (Dipl.-Ing. FH), zwei Techniker

Die Abteilung deckt das komplette Tätigkeitsfeld Elektrik, Elektronik und Informatik, am Hauptstandort Geesthacht sowie am FRM2 und bei Desy mit den gegebenen Möglichkeiten ab.

Die zentrale IT bietet z.B. nur noch isolierte Windows-Standard-Dienste und einfache Infrastruktur an. Daher unterstützen wir auch den Bereich der wissenschaftlichen IT.



Die Kameras werden für die HZG-Versuchsanlagen am Petra-III-Beschleuniger (DESY) gebraucht.

Die Kameraentwicklung hat zum Ziel, einen sehr hohen Einfluss auf die Bilderzeugung zu gewinnen. Dies ist für die Tomographieanwendungen nötig, da auch ein besonders hoher Dynamikbereich angeboten werden soll. Die Kameras bekommen die Bildinformation von Photokonvertern, die mit Synchrotron-Stahlung beleuchtet werden. Die Kameras haben keine eigene Optik – die steckt in den Versuchsanlagen.

Der Vortrag beschreibt in Kürze die Signalaufbereitung zwischen Bildsensor und ADCs sowie die FPGA-basierende Steuerung.

Sensor und Digitalisierung bringen diverse Abweichungen mit, die auch noch temperaturabhängig sind. Die "guten" Abweichungen lassen sich algorithmisch korrigieren, die "schlechten" möchte man, soweit es geht, minimieren.

Die Kameras müssen vor der wissenschaftlichen Anwendung chararakterisiert werden. Im Idealfall weiß man von jedem Pixel wieviele Photonen nach der Verarbeitung zu welchem Signalwert werden, und wie dies statistisch variiert.



Diese Folie war im Vortrag in Jülich aus Zeitgründen nicht enthalten.

Sie zeigt ein (altes) Instrument aus der Röntgentomographie, in der die Kamera keinen Einsatz mehr fand. Rechts oben tritt der Synchrotronstahl in die Anlage.

Da Messzeit teuer ist, und die Kameras zeitlich das begrenzende Element bilden, sollten hier zwei Kameras wechselweise Bilder aufzeichnen. Dazu gibt es den beweglichen Spiegel und die rechtwinklige Anordnung der beiden Kameras.

Das Grundkonzept ist bei anderen Anlagen wie IBL oder HEMS (an Petra-3@Desy) aktuell in Betrieb.



Die Grenzen kommerzieller Kameras...

Ziel ist aber auch, Know-How zu Kamera-Technologie aufzubauen.



Auch diese Folie war in Jülich aus dem Vortrag entfernt.

Die Bedeutung der Erfindung des CCD wurde nach 40 Jahren mit dem Nobelpreis gewürdigt.

Motivation die Idee zum CCD auch umzusetzen:

Man wollte den beiden erheblich das Budget zusammenstreichen. Darauf hin haben sie sich etwas überlegt, mit dem sie kurzfristig würden punkten können.



Der Sensor kostet 15k€ u.a. durch die große Siliziumfläche. Daher macht ein hoher Aufwand zum Schutz des Sensors Sinn.

Das Schutzglas des Sensors ist abnehmbar. Ggf. wird der Bereich um den Sensor herum mit Argon gefüllt/durchströmt (thermische Isolierung) und die Scheibe weiter vorne in der Haube eingesetzt.

Die Gegenstelle der Kamera ist ein PC unter Linux. Damit die Übertragung per IP/UDP solide funktionieren kann, muss man die entsprechenden Einstellungen an Kernel und Pufferung durchführen und vernünftige Netzwerkkarten nutzen!



Auch wenn die Urväter des CCD es in einem Jahr geschafft haben, den CCD mit Kamera zu konzipieren und zum Laufen zu bringen, ist es nicht so einfach ihm brauchbare Bildinformationen zu entlocken

Ein CCD ist eine passive, kapazitive Struktur, die mit Taktphasen die Ladungen transportiert. Diese Schiebemuster werden digital erzeugt, jedoch kommen hohe positive und negative Spannungspegel zum Einsatz. Zusätzlich sind weitere BIAS-Spannungen nötig.

Die recht schnellen Anstiegszeiten und die kapazitive Last fordern entsprechend geeignete Treiber nebst Beschaltung. Die Seiteneffekte durch die Steuersignale sollen dabei aber nicht auf das Bildsignal übersprechen.



Das FPGA-Modul bietet u.a. knapp 100 IOs und zwei getrennte DDR-DRAMs und einen Gigabit PHY. Im FPGA steckt ein Embedded-System mit viel Standard-Peripherie und einiger spezieller Peripherie. Die DRAMs sind eingebunden (ohne DMA), werden aber derzeit von der Software nicht genutzt.

PowerManager, Sensorik, DACs (32 Kanäle), Supervisory-ADCs werden durch Prozessorsystem im FPGA gesteuert. Hier kommen serielle Busse (SPI und I<sup>2</sup>C) zum Einsatz. Alle Versorgungsspannungen und -ströme werden überwacht und abgeschaltet, wenn sie nicht korrekt sind.

Die ADCs für die Bilddaten benötigen eine besondere SPI-Ansteuerung, um ihre Vorteile erbringen zu können (Clock-Gating, 75MHz synchron).

Unter dem Kühlkörper befinden sich die (zu) starken Linedriver. Diese bilden eine störende Wärmequelle, weshalb wir sie ersetzen werden.

Die Leiterplatte hat noch Probleme mit der Energieversorgung (siehe Kondensator). Diese war für die hohe Präzision zu einfach konzipiert. Spannungsabfälle auf Masse und Versorgung, thermische Drift sowie die Unsymmetrie der positiven und negativen analogen Versorgungsspannung usw. fordern eine Überarbeitung.



Bei der Energieversorgung hat man die Wahl zwischen Längsregelung und Schaltregler. Wir hatten ursprünglich externe Längsregler und Low-Emmission-Schaltnetzteile im Einsatz, die die Leiterplatte gespeist haben.

Wider Erwarten, haben die Längsregler in den Analogspannungen erhebliche Artefakte im Bild erzeugt – mit niederfrequenten Störungen. Wir haben zwischenzeitlich einfache Hutschienenschaltregler verwendet, die zumindest verstecktere Artefakte produzieren.

Grundsätzlich soll die Kamera später mit möglichst nur einer Betriebsspannung versorgt werden. Weiterhin sind auf dem FPGA-Modul Schaltregler verbaut, auf die wir keinen Einfluss haben.

In der nächsten Version wird die Kombination Low-Emission-Schaltregler plus intensiver Filterung und nachfolgenden HF-LDO-Reglern zum Einsatz kommen. Normale LDOs (siehe oben) bieten genau im Arbeitsbereich der normalen Schaltregler eine schlechte Störunterdrückung.



Der Weg des Signals aus dem Bildsensor bis zur Digitalisierung:

Der Sensor hat keine Gegentaktendstufe im Ausgang, er benötigt zur Signalerzeugung eine Stromquelle – im einfachsten Fall ist das ein Widerstand.

Die kapazitive Struktur liefert keine auf Masse/Substrat bezogenen Signale. Um das Signal in den Arbeitsbereich zu bekommen, bietet sich eine AC-Kopplung mit hochwertigen Kondensatoren an. Das funktioniert, weil der Sensor im Wechsel Pixelinformation und Referenz ausgibt. Diese variierende Referenz wird im folgenden "Nicht-Pixel" genannt!

Bei schnelleren Sensoren verwendet man direktes Correlated-Double-Sampling und bildet die Differenz aus Pixel und "Nichtpixel" (Referenz).

Wir nutzen also ein langsameres, aber potentiell präziseres, Integrationsverfahren.



Für die spätere Anwendung des Integrationsverfahrens, muss man dafür sorgen, dass die Baseline von Masse entfernt ist, und das Signal nie die Polarität ändert. Es wird dazu ein definierter Offset eingeprägt. An dieser Stelle der Schaltung lässt sich das sehr einfach machen (nur ein Widerstand).

Der Ausgang des CCDs (mit ext. Stromquelle) ist hochohmig, daher ist eine Transimpedanzwandlung nötig. Diese kann man mit einem Paired-JFET und einem Operationsverstärker mit differentiellem Ausgang durchführen (Current-Mirror-Schaltung). Diese Schaltung ist sehr hilfreich und erzeugt ein differentielles Signal zur weiteren Verarbeitung. Die differentielle Signalführung ist auch von Vorteil, weil das Signal bedingt durch mechanische Vorgaben, einen vergleichsweise langen, nicht optimalen Weg, zur weiteren Verarbeitung zurücklegen muss.



Bildsensoren verändern ihren Dunkelstrom mit der Temperatur.

Wenn man sie kühlt, sinkt dieser Dunkelwert (Offset). Weiterhin ergibt sich die konzeptionelle Notwendigkeit das differentielle Signal um wenige mV ins Positive zu verschieben, denn man möchte den Dunkelwert des Sensors auf jeden Fall im späteren Bild sehen. Verändert man hier nichts, liegen die Dunkelwerte einiger Pixel analog unterschiedlich weit unter Null, sind aber digital einfach Null.

Mit einer Anpassung auf die Betriebstemperatur kann man für eine optimale Ausnutzung des Dynamikbereichs des ADCs sorgen.

An dieser Stelle kann kommt daher ein voll-differentieller OP mit Offset-Verstellung zum Einsatz. Ein DAC gibt den (verstellbaren) Offsetwert vor.

In der nächsten Stufe, werden aus dem differentiellen Signal zwei getrennte Signale. Per MOS-Schalter wird das Nicht-Pixel mit dem negativen Teilsignal integriert und danach das Pixel mit dem Positiven. Danach wird das Signal für die Digitalisierung gehalten und später zurückgesetzt. Auf diese Weise bekommt man schon an dieser Stelle <u>analog</u> den gesuchten Signalhub zwischen Pixel und Nichtpixel (Referenz).

Besonders schwierig ist hierbei, den Integrator mit hoher DC-Präzision zu realisieren (Stabilität, Temperaturdrift usw.).



Ein ADC-Buffer macht aus dem Single-Ended-Signal am Ausgang des Integrators wieder ein differentielles Signal für das SAR-ADC.

Ohne weitere Maßnahmen bliebe die untere Hälfte des Messbereichs des ADCs ungenutzt. Daher verschiebt ein geeigneter ADC-Buffer den Arbeitsbereich um die Hälfte nach oben. Aus dem vorzeichenbehafteten Arbeitsbereich wird damit ein Vorzeichenloser.

Der kapazitive SAR-ADC verursacht eine stark schwankende Impedanz am Referenzspannungs-Eingang. Daher ist hier u.a. ein geeigneter Kondensator mit optimalem direktem Zugang zu Pin und Energie (keine Durchkontaktierung) sehr wichtig!



Auf dem Überblick erkennt man das Embedded-Prozessorsystem auf Basis des Xilinx-EDK mit seinen Komponenten und Bussen. Neben CPU, RAM, ROM und Standard-Peripherie finden sich markiert die Cores, die speziell für die Kamera entwickelt wurden.

SPI ist auf drei Arten implementiert: Für die ROM-Ansteuerung als Xilinx-Standardkomponente, für DACs und ADC per IO+Software und für die ADCs der Bilddaten als spezieller Core. Diese ADCs benötigen idealerweise einen mit recht hoher Frequenz arbeitenden Bus incl. definierter Taktabschaltung während sie digitalisieren. Weiterhin werden die Datenströme der vier ADCs am Prozessorsystem vorbei, direkt zu unserem Gigabit-Ethernet-Core geschickt.

Unser EthernetCore war schon an anderer Stelle Thema. Er ist funktional minimal, auf max. Datendurchsatz per UDP ausgelegt, und kann autonom, ohne eine CPU, arbeiten (incl. Ping).

Die beiden Einheiten APU und SEQ steuern die Signale, mit denen das CCD angesteuert wird, bzw. die Digitalisierung (s.u.)

Xilinx verwendet auch auch Eclipse als IDE (bezug zum Vor-Vortrag).



Hier ein Resourcenüberblick, welche Komponente im FPGA wieviel Platz belegt:

Damit es potentiell möglich ist, bereits in der Kamera aufwendigere Berechnungen oder Kompensationen durchzuführen, ist die Ansteuerung für zwei getrennte 128MB große DDR-RAMs schon integriert (ohne das DMA, was man dann nutzen würde), um diese Ressourcen vorzubelegen. Das FPGA-Modul bringt die Speicher bereits mit.

Wie man sieht, sind noch einige Ressourcen frei und auch die Frequenzanforderung ist unproblematisch. Der Programmcode passt derzeit noch vollständig im 64kB BRAM. Der Programmcode für die Steuerung ist objektorientiert realisiert, **printf** (oder gar **cin)** sind gegen die sparsame Variante xil\_printf ausgetauscht worden.

Eine knappe Ressource (in obiger Abschätzung sogar überbelegt – rot) sind die BUFGMUX, die sowohl für die diversen synchron abgeleiteten Takte als auch das Clockgating an den ADCs verbraucht werden.



Um die Signale zum CCD mit hinreichender zeitlicher Auflösung steuern zu können, ist der Hauptprozessor zu langsam. Während der Bildaufnahme wird der Hauptprozessor in einer Interrupt-Routine "geparkt".

Die Signalerzeugung muss bestimmte Zeiten warten und Ausgänge setzen können. Weiterhin benötigt man einige Zähler und bedingte und unbedingte Sprünge, um z.B. Zeilen, Pixel zu zählen und ggf. zu verzweigen. Sie muss auf Eingänge, Zeiten und Zählstände reagieren können - wie z.B. einen Trigger oder eine beendete Zeile. Alle Zähler sind in Grey-Code realisiert.

Dazu wurde eine kleine Auxiallary-CPU integriert, die man in einem Assembler programmieren kann und deren Programm die Haupt-CPU vor der Bilderfassung in einen gemeinsamen Speicher schreibt. Man könnte auch modifizierenden Code abarbeiten, denn die Haupt-CPU kann den Programmcounter "sehen".

Wegen der Latenz der BRAMs ist es günstig, zwei Takte pro Befehl zu verwenden. Das Warten kann bei der gewählten Frequenz im 75MHz-Raster erfolgen, die Befehlsfrequenz ist 37,5 MHZ.



Für die Steuerung der Digitalisierung und der Integration bietet die APU deutlich zu wenig Zeitauflösung.

Dazu wird ein ganz einfacher Sequenzer verwendet, der allerdings mit 200MHz SDR-arbeitet, also mit 5ns Zeitauflösung. Optional kann man ihn auch mit 2,5ns per DDR betreiben, benötigt aber doppelt so viel Speicher, um die gleiche Dauer abzubilden. Als Taktquelle verwenden wir einen besseren LVDS-Oszillator.

Jeder der vier unabhängigen Kanäle kann autonom max. 8 Ausgänge steuern (das ist generisch programmiert, aber dann ist das Langwort gefüllt).

Nach einem Trigger arbeitet der Sequenzer die zuvor angegebene Anzahl von Speicherzellen ab, und schickt die Muster auf die Leitungen – u.a. zu den MOS-Schaltern, und bleibt dann auf dem letzten Muster stehen. Es handelt sich im Detail jeweils um ein RAM mit einem gesteuerten (Grey-Rückwärts)-Zähler.

Die vier Startsignale stammen aus der per PLL synchron abgeleiteten 75MHz-Taktdomäne. Die Idee 240MHz direkt zu verwenden, wurde verworfen, da Start-Jitter und stärkeres Delay wegen der Synchronisation die Folge sein würde.

Systemtakt 240MHZ\*10/2 = 600MHz/5 =120MHz für Phy usw. 600MHz/3 = 200 MHz, 600MHz/8 = 75MHz ...



Eine Photozelle im CCD konvertiert Licht statistisch linear. CCDs bestehen aus Millionen von Photozellen, die sich je nach Präzisionswunsch erheblich unterscheiden. Früher hat man bei sehr stark abweichenden Pixeln von Defekten gesprochen. Weiterhin ist die ganze Auslesekette natürlich nicht perfekt. Überall entstehen Unterschiede bei Offset und Gain, die sich verschieden auswirken. Am Ende der analogen Kette folgt das ADC, was schon auf ersten Blick Nichtlinearität beisteuert. Wenn das noch nicht ausreicht, bringt das optische System weitere Störeffekte – im einfachsten Fall ist das bereits Staub.

In der Astronomie gibt es ein Verfahren, bei dem man nach dem Warmlauf der Elektronik alle Einstellungen macht, den Schwarzwert (mit genügend Bildern!) ermittelt und dann nichts mehr verändert. Dann wartet man auf den Zeitpunkt, bis der den Sonnenuntergang den Himmel so ausleuchtet, dass alle Pixel möglichst viel Licht bekommen aber (fast) keiner überbelichtet und die Sterne noch nicht zu sehen sind. Damit hat man eine Normierung des Schwarz- (Offset) und des Weisswerts (Gain) für jedes Pixel. Dieses Verfahren liefert bereits eine starke Verbesserung. Oben ist ein einfaches konstruiertes Beispiel einer Offsetkorrektur gezeigt.

Um eine Kamera wissenschaftlich in der Tomographie verwenden zu können, macht man eine Charakterisierung mit sehr vielen Bildern. Dabei will man für jedes Pixel einzeln ermitteln, wieviel Licht zu welchem digitalisierten Wert wird, und wie die Varianz dieser Photokonvertierung ist.



Ein Bild mit einer hohen Dynamik zeichnet sich ja letztlich dadurch aus, dass der dunkelste und der hellste Wert weit an den Rändern des gegebenen Bereichs liegen, aber auch keine im Rauschen (links) oder in der Übersteuerung (rechts) verschwinden.

Wissenschaftlich ist besonders wichtig, dass kein Wert in den Rohdaten 0 ist, denn das würde bedeuten, dass das Rauschen aus dem sichtbaren Bereich, ggf. undefiniert weit unter 0 verschoben wurde. Das Bild oben links erreicht eine schlechte Dynamik und das Rauschen fehlt!

Weiterhin darf das CCD nicht vor dem ADC in Sättigung gehen. Man will bei der Charakterisierung zwei Tangenten in die Transferkurve ziehen. Wenn die Effekte sich mischen, lässt sich aber keine eindeutige Tangente mehr finden.

Die Anforderung klingt einfach, aber sie lässt sich anfangs nur durch Wahl der max. Verstärkung der Angaben im Datenblatt wählen.

Auch die (halbwegs) gleichmäßige Beleuchtung des CCD ist nicht trivial. Wir verwenden eine Dunkelkammer mit einer Ulbricht-Kugel (Light-Integrating-Sphere) und einer Kältefalle. Die Entwicklung ist schwierig, weil Licht und Luftfeuchtigkeit dafür sorgen, dass man nicht wirklich messen kann, während die Kamera arbeitet.



Wir können leider keine wirklich ansehnlichen Bilder erzeugen, da wir keine Optik zur Verfügung haben.

Unser optisches System für obige Bilder besteht aus einer mit Laserdrucker bedruckten OHP-Folie mit einer LED als Punktlichtquelle.

Vielen Dank auch an die Kollegen im Technikum und unterstützende (offizielle und inoffizielle) Partner bei anderen Forschungszentren wie KIT, HZDR, HZB. Wir hoffen auf beständiges und weiteres Zusammenrücken!

Bis zum nächsten Jahr in HZG in Geesthacht!




































































# HD4096 – 16 mal mehr Auflösung

Oszilloskope mit HD4096 Technologie haben aufgrund der 12-Bit Wandler eine 16 mal bessere Auflösung der Amplitude als herkömmliche 8-Bit Oszilloskope.

Was bedeutet das für die Messergebnisse?

Hier ein Beispiel, um das zu verdeutlichen.



Bild mit echten 16 Megapixel























































































Video Path Analysis					
<b>DC Analyse:</b> DC Quelle: 2.25 Volt = Mittellage (~32678)	Sections         m         -           Section         Not         -				
RMS → SNR → dB → Enob (-1,76 ; /6.02)	The second strate the second state of the second strategy in the second strategy is the sec				
RMS: 6 LSBs dB: -80 dB					
mit AVDD aus POL: 12.9 bits mit AVDD von ext. NT: 12.75 bits					
AC Analyse: Agilent 33500B: Sinus Off=2.25; 2.2 Vpp; 92 KHz	Salas Andrias S.C. Andreas IPT III III FFT Andreas IPTE III				
→ ca77 dB (12.7 bit)					
Ziel: 80 dB = 13.0 bits Vision: 83 dB = 13,5 bits	0 000 0 000 0000 0000 0000 10000 10000 10000 10000 0 000 000 000 10000 10000 10000 10000 10000 0 000 10000 10000 10000 10000				
Offen: - Optimierung der ADC Filter - Änderung des Power-Supply Konzepts	12				









# Eine Ausleseelektronik für CZT-Detektoren mit dem RENA-3 IC von Nova R&D

Philipp Födisch\*, Bert Lange\*, Peter Kaever\*

\*Zentralabteilung Forschungstechnik, Helmholtz-Zentrum Dresden - Rossendorf, Bautzner Landstr. 400, 01328 Dresden

Zusammenfassung-Ziel ist die Entwicklung einer kompakten Ausleseeinheit für CZT-Detektoren (Cadmiumzinktellurid) für die energieauflösende Spektroskopie von  $\gamma$ -Strahlung. Der von NOVA R&D verfügbare RENA-3 ASIC (Readout Electronics for Nuclear Applications) ist für den direkten Anschluss an die Detektoren vorgesehen und deckt so einen Großteil der analogen Funktionen ab. Im ASIC sind 36 konfigurierbare Eingangskanäle integriert, die mit ladungsempfindlichen Vorverstärkern und analoger Signalverarbeitung (pulse shaping) für CZT-Detektoren optimiert sind. Für die Ansteuerung des ASICs und die Verarbeitung der Ausgangssignale wurde eine digitale, FPGA-basierte Elektronik entwickelt. Die Konfiguration der Hardware wird mittels eines synthetischen Prozessors durch Software im FPGA und auf einem PC unterstützt. Gezeigt werden die Instrumentierung des Prototyps und die Ergebnisse der Kalibrierung des Gesamtsystems durch synthetische Detektorsignale in einer automatisierten Testumgebung. Mit dem entwickelten System werden der Messbereich, die Energieauflösung und das Zeitverhalten des ASICs untersucht und auf die geplante Anwendung mit CZT-Detektoren hin überprüft.

## I. EINLEITUNG

Bei der medizinischen Therapie mit neuen Strahlenarten kann die Dosisdeposition im Patienten mit der Detektion der emittierten y-Strahlung überwacht werden. Die Dosisverteilung wird mit der ortsauflösenden Spektroskopie von prompten  $\gamma$ -Strahlen rekonstruiert. Der Einsatz eines Detektorsystems für prompte  $\gamma$ -Strahlung in einem klinischen Umfeld erfordert neben einer kompakten und zuverlässigen Bauweise der Elektronik vor allem auch eine präzise und schnelle Verarbeitung der Detektorsignale. Als Detektor für  $\gamma$ -Strahlung ist Cadmiumzinktellurid (CZT, chem. CdZnTe) hinsichtlich Energieauflösung, Zählrate und Temperaturstabilität ein effizientes Halbleitermaterial. Derzeitig werden am Helmholtz-Zentrum Dresden - Rossendorf CZT-Streifendetektoren (16 Anoden und 16 Kathoden) mit den Abmessungen  $20 \,\mathrm{mm} \times 20 \,\mathrm{mm} \times 5 \,\mathrm{mm}$  der Firma Baltic Scientific Instruments erprobt und hinsichtlich der Anwendung für die medizinische Bildgebung untersucht [1]. Für die Evaluierung des Verfahrens wurde eine diskrete Front-End-Elektronik zur Vorverarbeitung der Detektorsignale aufgebaut. Die anschließende analoge Signalverarbeitung wurde zunächst mit VME-Modulen realisiert. Das Ziel einer kompakten Ausleseeinheit wird aber erst durch die Entwicklung einer FPGA und ASIC-basierten Ausleseelektronik für die CZT-Detektoren erreicht. Diese Lösung hat den Vorteil, dass die wesentlichen Teile des Messsystems (Trigger-Generierung, Energiemessung, lokale Zeitnahme und Ereignisvalidierung) in einem kompakten Modul realisiert werden können. Der modulare Aufbau in kleinen, kalibrierten Detektoreinheiten macht das System für die geplante Anwendung im medizinischen Umfeld skalierbar. Der Transport der Rohdaten des Detektors erfolgt über standardisierte Schnittstellen an eine nachgelagerte Hardwarekomponente, welche abschließend die physikalisch relevanten Ereignisse (z. Bsp. Koinzidenzen und Validierung) erfasst und die Messwerte aus den Moduldaten für die Datenverarbeitung konzentriert. Die ortsauflösende Rekonstruktion der prompten  $\gamma$ -Strahlung erfordert neben den Energiewerten eine präzise Zeitmessung durch die Detektorelektronik. Denn die Anzahl valider Ereignisse in Koinzidenz, welche schließlich zur Berechnung herangezogen werden, werden durch die Trigger-Logik und die lokale Zeitnahme der Hardware-Module bestimmt. Die exakte zeitliche Zuordnung der Detektorsignale zueinander spielt demnach eine entscheidende Rolle für die Bildgebung. Weiterhin wird die Genauigkeit der Rekonstruktion durch den Beitrag der Ausleseelektronik zur Energieauflösung bestimmt. Während der verwendete Detektor durch seine physikalischen Eigenschaften in der Energieauflösung begrenzt ist, muss die Abtastung und Weiterverarbeitung der Signale durch die nachgeschaltete Elektronik ohne weitere Verluste erfolgen.

## A. Verarbeitung von Detektorsignalen

Der Nachweis von  $\gamma$ -Strahlung mit einem Halbleiterdetektor funktioniert aufgrund verschiedener Wechselwirkungsprozesse zwischen der Strahlung und der Materie. Im vereinfachten Fall wird durch das eintreffende Photon ein Elektron-Loch-Paar erzeugt. Die im Detektor absorbierte Energie  $E_{\gamma}$  der  $\gamma$ -Strahlung ist proportional zur induzierten Ladung  $Q_{\rm CZT}$  an den Elektroden des Halbleiterdetektors. In einem CZT-Detektor ist eine Energie von ca.  $4.64\,{\rm eV}$  notwendig, damit ein Elektron-Loch-Paar erzeugt wird. Mit der Elementarladung q ergibt sich folgender Zusammenhang:

$$Q_{\rm CZT} = \frac{E_{\gamma}}{4.64\,{\rm eV}} \cdot q \tag{1}$$

Mit dem in Gl. 1 genannten Zusammenhang ergibt sich bspw. bei der Bestrahlung des Detektors mit einer  $^{60}$ CO Quelle (Photopeak bei 1173 keV und 1332 keV) eine induzierte Ladung von 40.86 fC bzw. 46.43 fC. Für die Verarbeitung solcher Detektorsignale sind ladungsempfindliche Vorverstärker die Schnittstellen zwischen Detektorelektroden und verarbeitender Elektronik (siehe Abb. 1).



Abbildung 1. Grundlegende Verarbeitung eines Detektorsignals [2]

Der Verstärker reagiert auf einen Stromfluss am Eingang mit einem Spannungspuls am Ausgang. Die Höhe des Spannungspulses ist proportional zum integrierten Stromfluss am Eingang des Verstärkers. In einem nachgeschalteten Glied wird die Breite des Pulses geformt. Der Pulsformer (engl. Pulse Shaper) wirkt als Tiefpass auf den Spannungspuls des Vorverstärkers. Die Pulshöhe  $U_p$  des Shapers liefert den Zusammenhang zwischen der induzierten Ladung  $Q_{\rm CZT}$  und der gesuchten Größe  $E_{\gamma}$ . Es gilt:

$$Q_{\rm CZT} \propto U_p$$
 (2)

$$Q_{\rm CZT} = a \cdot U_p + b \tag{3}$$

Es wird der lineare Ansatz nach Gl. 3 gewählt, um die physikalische Messgröße für die nachgelagerte Datenverarbeitung aus dem Messsignal zu berechnen. Die Parameter werden durch die Kalibrierung des Gesamtsystems ermittelt (Abs. III-C).

#### II. AUSLESEELEKTRONIK FÜR CZT-DETEKTOREN

Die elementaren Funktionen bei der Verarbeitung eines Detektorsignals durch einen ladungsempfindlichen Vorverstärker, Puls Shaper und anschließender Pulshöhenanalyse sind klassische Aufgaben der analogen Signalverarbeitung. Der RENA-3 IC (Readout Electronics for Nuclear Applications Integrated Circuit) der Firma NOVA R&D integriert 36 konfigurierbare Eingangskanäle, welche mit der beschriebenen Signalverarbeitungskette für CZT-Detektoren optimiert sind.

## A. RENA-3 IC von NOVA R&D

Die ladungsempfindlichen Vorverstärker des RENA-3 sind für einen Messbereich bis 54 fC dimensioniert [3]. Bei der Anwendung mit CZT-Detektoren resultiert daraus ein spektroskopischer Messbereich bis ca. 1.56 MeV (nach Gl. 1). In Abhängigkeit der Detektorsignale kann ein kleiner Messbereich bis 9 fC über die Feedback Konstante des Vorverstärkers (RC-Glied) konfiguriert werden. Am Eingang des Verstärkers können sowohl die Signale der Anode als auch die Signale der Kathode des Halbleiterdetektors verarbeitet werden (negative bzw. positive Polarität des Eingangssignals). Die Peaking-Time (Zeitkonstante für den Anstieg der Pulshöhe von  $1\,\%$ auf 100%) des Pulse Shapers ist in 16 nicht äquidistanten Zeitintervallen zwischen  $0.29\,\mu s$  und  $39\,\mu s$  skalierbar. Eine Verstärkung des geformten Pulses ist bis Faktor 5 möglich (in 4 diskreten Stufen). Jeder Detektoreingang ist mit einem Peak-Hold Schaltkreis zur Pulshöhenanalyse ausgestattet. Das sequentielle Auslesen dieser Pulshöhen ist auf 3 MSamples/s begrenzt. Ein im ASIC integrierter Kondensator mit einer Kapazität von 75 fF ermöglicht die individuelle Kalibrierung der 36 Eingangskanäle. Mit diesem Eingang (Test-Pin) können synthetische Detektorsignale durch einen Spannungspuls am Eingang erzeugt werden. Zur Evaluierung der eingestellten Parameter kann die Pulsformung des RENA-3 in einem Diagnose-Modus (Follower-Mode) für einen Eingangskanal am analogen Ausgang des ICs beobachtet werden (siehe Abb. 5). Für jeden Detektoreingang generieren zwei programmierbare Schwellwertdiskriminatoren die Triggersignale zur Ereignisdetektion. Dabei signalisiert ein Komparator das Auftreten eines Detektorsignals (Slow-Trigger). Der zweite Komparator aktiviert die Abtastung des externen Zeitsignals im Eingangskanal und generiert ebenfalls einen logischen Pegel am Ausgang des ICs (Fast-Trigger). Mit den abgetasteten Spannungswerten der generierten Signalverläufe (Sinus und Cosinus Signale mit definierter Frequenz) können die Trigger-Ereignisse im Bereich von einigen Nanosekunden zeitlich aufgelöst werden. Die Signalverarbeitungskette (Abb. 2) des RENA-3 wird ereignisorientiert gesteuert. Das kontinuierliche Auslesen der analogen Signale ist folglich nicht möglich. Erst das Auftreten eines Ereignisses im Energiekanal (Slow-Trigger) oder im Zeitkanal (Fast-Trigger) der Signalverarbeitungskette erzeugt gültige Messwerte. Die Ergebnisse der Zeitund Energieauflösung sowie der Kalibrierung des Messbereichs werden in den Abs. III-B und III-C dargestellt. Die Konfiguration des ASICs sowie die Steuerung des Auslesezyklus erfolgt über eine digitale Schnittstelle mit einem FPGA. Die am differentiellen Ausgang des ASICs sequentiell anliegenden Spannungswerte werden direkt von einem A/D-Wandler abgetastet. Die logischen Signale werden über entsprechende Pegelwandler mit dem FPGA verschaltet.



Abbildung 2. Analoge/digitale Signalverarbeitungskette eines RENA-3 Detektoreingangs [3]. Der Peak-Detector generiert den Energiewert aus der Pulshöhe des Shapers (Energiekanal). Die Abtastung der externen Zeitsignale erfolgt mit dem Fast-Trigger (Zeitkanal).

#### B. Gesamtsystem

Für die Evaluierung des RENA-3 wurde ein Motherboard entwickelt, welches zwei ICs aufnehmen kann. Für erste Tests wurde die Platine mit nur einem Chip bestückt (siehe Abb. 3). Das Motherboard wurde als FPGA Mezzanine Card (Low



Abbildung 3. Prototyp des RENA-3 Motherboards mit Adapterplatine für einen CZT-Streifendetektor und FPGA Evaluation Board.

Pin Count) für den direkten Anschluss an ein FPGA Board

entwickelt. Zur Erprobung des Gesamtsystems wird ein Xilinx Spartan6-LX45T FPGA verwendet (SP605 Evaluation Board). Mit der Implementierung der Schnittstelle zwischen Motherboard und FPGA nach FMC Standard kann die FPGA Plattform beliebig ausgetauscht werden. Die Spannungsversorgung des RENA-3 Motherboard erfolgt über den FMC Steckverbinder durch das SP605. Die Detektorelektroden können direkt an das Motherboard angeschlossen werden. Lediglich für die Hochspannungsversorgung des CZT-Streifendetektors ist eine weitere Adapterplatine notwendig. Das RENA-3 Motherboard integriert die Komponenten zur Generierung der analogen Zeitsignale (Direct Digital Synthesis IC, AD9854) und der synthetischen Detektorsignale (D/A Wandler, AD5541) sowie einen A/D-Wandler (AD9243) zur Signalerfassung. Weiterhin wurden auf der 4-Lagen-Platine die Schnittstellenlogik zur Pegelwandlung einschließlich der externen Beschaltung aller ICs (siehe Abb. 4) platziert. Die Signale der Schnittstellen



Abbildung 4. Ausleseelektronik bestehend aus RENA-3 Motherboard mit externer Beschaltung und FPGA Evaluation Board (Xilinx SP605) mit Schnittstellen

zwischen RENA-3 und den externen Komponenten sind in Tab. I zusammengefasst. Die Schnittstellen der ICs von Analog Devices werden vom FPGA bedient und können in den entsprechenden Datenblättern eingesehen werden [4], [5], [6].

Tabelle I. SIGNALE DER SCHNITTSTELLEN DES RENA-3

Funktion	Signaltyp	Anz.	Quelle	Ziel
Konfiguration	Digital	3	FPGA	RENA-3
Readout	Digital	10	FPGA	RENA-3
Readout	Digital	3	RENA-3	FPGA
Trigger	Digital	2	RENA-3	FPGA
Pulshöhe, Zeitwert	Analog	1	RENA-3	AD9243
Zeitsignal	Analog	2	AD9854	RENA-3
Test	Analog	1	AD5541	RENA-3

Eine PC-Software liest die Detektordaten (Energie- und Zeitwerte) aus dem FPGA für die weitere Verarbeitung. Über eine grafische Benutzeroberfläche können die Messwerte und die Parameter des RENA-3 visualisiert werden. Dadurch wird eine schnelle Prüfung der Konfiguration gewährleistet und die Evaluierung neuer Parametersätze am PC unterstützt. Nach Herstellerangaben ist ein Auslesevorgang des RENA-3 ICs mit einer Totzeit von 5  $\mu$ s behaftet. Das sequentielle Auslesen der Detektorkanäle ist auf 3 MHz begrenzt, d. h. ein Auslesezyklus mit N Messwerten dauert

$$T_{\rm N} = 5\mu s + N \cdot 333 \,\mathrm{ns} \tag{4}$$

Mit der minimalen Auslesezeit  $t_1$  ergibt sich eine Auslesefrequenz von 187.555 kHz. Von jedem Detektoreingang können 42 bit (14 bit Pulshöhe, zwei 14 bit Zeitwerte) gelesen werden, d.h. für den Auslesevorgang eines Eingangs mit 42 Bit ist eine Datenrate von ca. 6.68 Mb/s zu erwarten. Ein voller Auslesevorgang mit 36 Detektoreingängen (je 42 Bit) resultiert in einer Datenrate von ca. 35.02 Mb/s. Um die gesamte Leistungsfähigkeit des voll bestückten RENA-3 Motherboards (zwei RENA-3 ICs) zu nutzen, wird eine Gigabit Ethernet Schnittstelle genutzt. Die absolute Totzeit von 5  $\mu$ s wird mit der FPGA-Implementierung (siehe Abs. II-D) untersucht.

# C. Signalgenerierung und Signalerfassung - Verifikation der analogen Ein-/Ausgänge

Der RENA-3 IC wird im ersten Schritt mit synthetischen Detektorsignalen evaluiert und kalibriert. Die Erzeugung eines Spannungspuls am Test-Eingang ( $C_{\text{Test}} = 75 \,\text{fF}$ ) mit einer Amplitude von 0.72 V ist äquivalent zu einem Detektorsignal mit einer Ladung von ca. 54 fC. Der Spannungspuls wird mit dem FPGA und dem D/A-Wandler AD5541 erzeugt. Mit dem AD5541 können Spannungspulse bis 2.5 V bei einer maximalen Anstiegs-/Abfallzeit von 500 ns erzeugt werden. Die Ausgangsspannung wird mit 16 bit aufgelöst [6]. Ein negativer Spannungspuls am Eingang resultiert in einem geformten Puls mit positiver Polarität. Jede Pegeländerung des Signalgenerators induziert eine Ladung auf dem Vorverstärker eines RENA-3 Detektoreingangs. Die Anstiegs-/Abfallzeit des Detektorsignals bestimmt die einzustellende Peaking-Time der Pulsformung. Die Einstellungen des Pulse Shapers müssen so gewählt werden, dass der gesamte Stromfluss integriert wird. Zur Evaluierung der Konfigurationsparameter des RENA-3



Abbildung 5. Differentielles Ausgangssignal (orange und rot) des RENA-3 im Follow-Mode beim Anlegen eines negativen Pulses (blau). Für die Pulsformung wurden die Einstellungen Gain = 5 und Peaking-Time =  $4.5 \,\mu$ s gewählt.

kann im Follow-Mode am analogen Ausgang die Pulsformung beobachtet werden. In der Abb. 5 ist ein typischer Signalverlauf dargestellt. In diesem Modus wird im selektierten Detektoreingang der Peak-Hold Schaltkreis deaktiviert. Anstatt der Pulshöhe kann die gesamte interne Signalverarbeitungskette analysiert werden. Die Abb. 5 zeigt die Signale des differentiellen Analogausgangs (Oszilloskopkanal 1 und 4, gelb bzw. rot) und den resultieren Puls als Differenz (Kanal f1). Die Pulshöhe von 300 mV (Oszilloskopkanal 3, blau) entspricht einer Ladung von ca. 22.5 fC. Der Pulse Shaper wurde mit  $4.5\,\mu s$  konfiguriert. Das Auslesen der Pulshöhen aller Detektoreingänge einschließlich Zeitwerten erfolgt sequentiell und synchron zum Takt des A/D-Wandlers AD9243. Die Abb. 6 zeigt den Auslesevorgang eines Ereignisses mit einem Energiewert (Pulshöhe) und zwei Zeitwerten im normalen Betriebszustand des RENA-3 (Slow- und Fast-Trigger aktiviert, Follow-Mode deaktiviert). Mit jedem Takt des A/D-Wandlers (Oszilloskopkanal 3, blau) wird ein Abtastwert des RENA-3 Ausgangs generiert. Die interne Verarbeitungspipeline des Wandlers verzögert die digitalen Werte um drei Takte. Der AD9243 wird mit der externen Beschaltung für einen Spannungsbereich von 1.75 V bis 3.25 V konfiguriert, d.h. der differentielle Analogausgang des RENA-3  $(3 V_{pp})$  wird mit 14 bit quantisiert [4]. Die Erfassung der Zeitwerte für ein



Abbildung 6. Abtastung des analogen Ausgangssignals des RENA-3 ICs (orange und grün) mit 2.941 MHz (blau).

Trigger-Ereignis erfolgt durch den RENA-3 mit der Abtastung der beiden periodischen Signalverläufe (Sinus und Cosinus Signal, Abb. 7). Das Eintreffen eines Detektorsignals markiert somit einen Zeitpunkt im  $2\pi$ -Intervall. Die zeitliche Relation der Ereignisse zueinander kann demnach auch nur in diesem Intervall erfolgen. Die Dauer einer Periode muss dabei auf die Dauer eines Messvorgangs angepasst werden. Für die Ereignis-



Abbildung 7. Externe Zeitsignale  $(1\,\rm MHz)$  für den RENA-3 zur Generierung der Zeitwerte für jedes Ereignis.

detektion in einem Zeitfenster von  $1\,\mu s$  darf die Frequenz der

generierten Signale nicht größer sein als 1 MHz. Der AD9854 erzeugt die Frequenzen mit einem 48 bit frequency-tuningword (FTW) bis 200 MHz [5]. Die externe Beschaltung des ICs begrenzt die Frequenz auf 120 MHz (passives Tiefpassfilter). Die Konfiguration des FTW erfolgt mit dem FPGA über die digitale Schnittstelle (SPI) des AD9854.

# D. FPGA Implementierung

Die Kommunikation des FPGAs mit den Komponenten des RENA-3 Motherboards erfolgt über standardisierte Schnittstellen. Die Ablaufsteuerung wird von einem Softprozessor (Zylin CPU, ZPU) im FPGA ausgeführt. Die ZPU ist eine quelloffene CPU in VHDL. Der 32 bit Prozessor ist als Stack-Maschine aufgebaut und benötigt wenig FPGA Ressourcen. Für die ZPU ist ein angepasster GNU C-Compiler verfügbar. Die spezifischen Schnittstellen und zeitkritische Signale der Hardware werden mit eigenen Controller (VHDL) bedient, standardisierte Kommunikationssignale (z. B. SPI) werden mit der ZPU verarbeitet. Der Controller für den RENA-3 steuert den Auslesevorgang sowie die Konfigurationsroutinen des ICs. Die Parameter werden in Registern verwaltet und können durch die ZPU beliebig manipuliert werden. Alle Signale des Controllers können über externe Ausgänge des FPGAs auf dem Motherboard überwacht werden. Die Implementierung der System-on-a-Chip Architektur erfolgt mit AMBA (Advanced Microcontroller Bus Architecture). Der programmgesteuerte Ablauf durch die ZPU-Software ermöglicht auch die Manipulation der Zustandsautomaten der jeweiligen Controller-Einheiten. Weiterhin bietet diese Realisierung erweiterte Möglichkeiten des Debuggings (z. Bsp. Lese/Schreibzugriffe auf FPGA Register, Ausgaben über die UART). Mit der Software im FPGA werden wiederkehrende Abläufe automatisiert durchgeführt. Die Kalibrierung der Detektoreingänge erfolgt durch Buszugriffe auf die Register des im FPGA realisierten RENA-3-Controllers. So steuert die ZPU den Signalgenerator für den gesamten Messbereich bis 54 fC in diskreten, einstellbaren Schrittweiten. Die Konfiguration der Eingänge wird für jedes Detektorsignal in einer weiteren Schleife durchlaufen. Mit dem implementierten System können verschiedene RENA-3 ICs evaluiert und kalibriert werden. Die Steuerung eines Auslesevorgangs des RENA-3 durch den FPGA erfolgt mit 15 Signalen durch eine Finite State Machine (FSM) nach Abb. 9. Der A/D-Wandler wird synchron zu den Steuersignalen des RENA-3 bedient (Takt- und Datensignale). In der Abb. 8 sind die wesentlichen Signale für den Auslesezyklus und der damit verbundenen Totzeit dargestellt. Während dieser Zeitdauer werden keine Detektorsignale durch die Hardware erkannt und verarbeitet. Die Verarbeitungszeit muss also auf ein Minimum reduziert werden, um eine maximale Zählrate zu erreichen.

Der Beginn eines Messzyklus beginnt mit dem Anlegen des Signals ACQUIRE. In Abhängigkeit der Konfiguration werden zwei Trigger Signale erzeugt, wenn die Amplituden-Diskriminatoren der Pulse Shaper die Schwellwerte überschreiten. Die Signale TF und TS zeigen dem FPGA ein Trigger-Ereignis an (Fast-Trigger bzw. Slow-Trigger). Mit dem anfallenden Triggersignal beginnt die Totzeit, sobald die softwaremäßig eingestellte Integrationszeit verstrichen ist (Acquire-Time). In den durchgeführten Versuchen wurde die Acquire-Time auf die Zeitkonstante des Pulse Shapers eingestellt. Nach dem Ablauf der Integrationszeit beginnt ein



Abbildung 8. Digitale Signalverläufe bei der Kommunikation zwischen FPGA und RENA-3 während eines Auslesevorgangs. Das Diagramm zeigt nur eine Auswahl der benötigten Signale für einen vollständigen Zyklus.

Auslesevorgang mit der steigenden Flanke des Signals SHR-CLK und Low-Pegel des Signals ACQUIRE. Die Hit-Register des RENA-3 halten die Zustände der getriggerten Detektoreingänge. Jede steigende Flanke des Taktsignals schiebt ein Bit des Hit-Registers auf den Ausgang SOUT. Das Fast-Hit-Register kann parallel dazu gelesen werden (Signale: FHR-CLK, FOUT). Die Hit-Register sind nach 36 Takten gelesen. Anschließend werden die Eingänge selektiert, welche gelesen werden sollen (Read-Pattern). Im einfachsten Fall wird der Wert des Hit-Registers wieder zurückgeschrieben (Signal: SIN bzw. FIN). Das Read-Pattern zur Selektion der Detektorkanäle wird vom FPGA erzeugt und ist beliebig konfigurierbar. Die Geschwindigkeit des Taktes TSHBCLK zum Lesen und Schreiben der Register bestimmt letztendlich einen wesentlichen Teil der Totzeit T<sub>D</sub> des RENA-3. Für die digitalen Lese- und Schreibzugriffe auf die Register ergibt sich die Konstante  $T_{\rm d}$ wie folgt:

$$T_{\rm d} = 72 \cdot T_{\rm SHRCLK} \tag{5}$$

Die Frequenz von 16.7 MHz stellte während der Evaluierung des Gesamtsystems die Obergrenze dar, d.h. der Lese-Schreib-Zyklus ist nach  $T_{\rm d}=4.32\,\mu{\rm s}$  beendet. Im Anschluss wird das Signal *READ* auf den High-Pegel gesetzt, so dass am analogen Ausgang des RENA-3 der erste gültige Wert anliegt. Die initiale Einschwingzeit beträgt rund 500 ns. Die nachfolgenden Werte am Analogausgang sind nach 333 ns stabil. Mit dem Pipeline-Delay des A/D-Wandlers von drei Takten ergibt sich für den Auslesezyklus von N analogen Werten folgende Totzeit für den RENA-3:

$$T_{\rm a} = 500\,\rm{ns} + (N+3) \cdot 340\,\rm{ns} \tag{6}$$

Abschließend werden alle digitalen Register und analogen Sample-and-Hold Stufen mit den Signalen *CLS* bzw. *CLF* zurückgesetzt. Diese Signale müssen nach Herstellervorgaben für mind.

$$T_{\rm c} = 1\,\mu{\rm s}\tag{7}$$

auf den High-Pegel gesetzt werden. Die Gln. 5, 6 und 7 ergeben in Summe die bisherige Auslesezeit der Implementierung für N Werte:

$$T_{\rm N}^* = 5.82\mu s + (N+3) \cdot 340\,{\rm ns} \tag{8}$$

Durch weitere Tests (z. Bsp. Bestimmung der maximalen Taktfrequenz von  $f_{\rm SHRCLK}$ ) und Optimierungen (z. Bsp. Verschiebung des Pipeline-Delays des A/D-Wandlers vor den Auslesevorgang) soll das in Gl. 4 formulierte Ziel erreicht werden. Mit der bisherigen Implementierung kann für ein Ereignis nach Gl. 8 eine Zählrate von ca. 139 kHz erzielt werden. Der im FPGA implementierte Zustandsautomat realisiert die exakte zeitliche Abfolge der Steuersignale nach Abb. 8 unter Einhaltung der erforderlichen Verzögerungszeiten. In Abb. 9 sind die benötigten Zustände für den Auslesevorgang und die Konfiguration des RENA-3 dargestellt. In den Zuständen *DETECT* und *ACQUIRE* werden Detektorsignale durch den RENA-3 erkannt und verarbeitet. Die zyklische Abarbeitung der Zustände *CLEAR*, *HITREAD*, *HITWRITE*, *READLAG* und *READOUT* bestimmt die gesamte Totzeit  $T_N^*$  des Auslesevorgangs für *N* Pulshöhen-Werte und damit die maximale Zählrate  $N/T_N^*$  an äquivalenten Energiewerten.



Abbildung 9. Finite State Machine (FSM) zur Steuerung des RENA-3. In den gelben Zuständen werden Detektorsignale erkannt und verarbeitet. Die restlichen Zustände steuern den Auslese- oder Konfigurationsvorgang. Die Zeiten an den Zustandsübergängen markieren die minimale Verweildauer in dem vorangegangenen Zustand.

## E. Softwareumgebung

Die gesamte Datenverarbeitung, von der hardwarenahen Datennahme bis zur automatisierten Datenauswertung am PC, erfolgt mit austauschbaren Softwaremodulen. Auf unterster Ebene steuert die Software der ZPU die Konfigurations- und Auslesevorgänge der FPGA-Controller. Die Ablaufsteuerung durch diese Software erfolgt nach Kommandos von den oberen Ebenen (PC). Ebenso können Zustands- und Debug-Informationen zwischen den Ebenen ausgetauscht werden. Die Konfiguration des Gesamtsystems wird durch eine Software auf dem PC unterstützt. Vor allem die spezifischen Parameter der Eingangskanäle müssen durch eine Software einstellbar sein und verwaltet werden. Die Kombinationen an praktisch relevanten Parametersätzen bleiben somit für den Anwender beherrschbar und überschaubar. Die schnelle Überprüfung neuer bzw. geänderter Parametersätze wird somit vereinfacht. Für die einfache Bedienung der Hardware wurde deshalb eine Applikation mit grafischer Benutzeroberfläche (GUI) entwickelt (Abb. 10). Die Software basiert auf der Qt 4.8 Klassenbibliothek. Der Austausch der Konfigurationsdaten erfolgt über die serielle Schnittstelle. Die Schnittstelle kann auf Kommandozeilenebene oder über die GUI bedient werden. Durch die Kommandos können automatisierte Abläufe (z. B. Kalibrier- und Testroutinen) in der ZPU-Software gestartet werden. Alle Daten werden mit der Anwendung unverarbeitet in Dateien gespeichert.



Abbildung 10. Bildschirmfoto der Applikation zur Konfiguration und Verwaltung der Hardware-Parameter (QT-Anwendung)

Mit einer weiteren Anwendung (Abb. 11) können die erzeugten Datensätze gelesen werden. Die Verarbeitung der Datensätze einschließlich der Visualisierung der Ergebnisse erfolgt mit Matlab. Die Kalibrierung der 36 Eingangskanäle wird mit entsprechenden Algorithmen durchgeführt. Es müssen die gesuchten Ausgleichsparameter für die Energiemessung und die Zeitnahme bestimmt werden. Die Ergebnisse der Kalibrierung werden im folgenden Abs. III beschrieben.



Abbildung 11. Bildschirmfoto der Applikation zur automatisierten Auswertung der Messergebnisse (Matlab-Anwendung)

## III. MESSERGEBNISSE UND KALIBRIERUNG

Die Untersuchung der einzelnen RENA-3 Detektoreingänge erfolgt fast vollständig automatisiert durch den Signalgenerator, FPGA und die entsprechenden Softwarekomponenten. Für alle Kanäle werden die internen D/A-Wandler-Schwellwerte der Komparatoren sowie die Aussteuerung der Pulshöhenanalyse bei unterschiedlichen Verstärkungsstufen ermittelt. Mit der schrittweisen Inkrementierung der D/A-Wandler werden die gültigen Triggerschwellen der Komparatoren oberhalb des Rauschpegels gefunden. Die digitalisierten Werte der Pulshöhenanalyse und der Zeitsignale werden für die Kalibrierung herangezogen. Der Parametersatz für den ladungsempfindlichen Vorverstärker (z. Bsp. RC-Feedback Konstante) mit anschließender Pulsformung (z. Bsp. Peaking-Time) muss im Vorfeld festgelegt werden. Diese Parameter müssen nicht automatisiert bestimmt werden, da diese schließlich vom angeschlossenen Detektor abhängig sind.

## A. Parameter

Die Anwendung der Ausleseelektronik für die Detektion von prompter  $\gamma$ -Strahlung erfordert eine Messung im hohen Energiebereich. Deshalb wird als Feedback-Konstante 60 fF parallel 200 M $\Omega$  festgelegt. Diese Konfiguration erlaubt eine Messung bis 54 fC. Die Zeitkonstante (Peaking-Time) des Pulse Shapers wird auf 1.9  $\mu$ s eingestellt. Es werden Slow- und Fast-Trigger aktiviert, damit ein Energie- und zwei Zeitwerte für jedes Ereignis generiert werden. Die gezeigten Resultate beziehen sich auf negative Detektorpulse am Eingang (siehe Abb. 5). Der festgelegte Parametersatz ist in nachfolgender Tab. II gelistet. Jeder Detektoreingang kann mit 35 Bit konfigu-

Tabelle II. PARAMETERSATZ EINES RENA-3 EINGANGSKANALS

Parameter	Bereich	Wert	
Enable Follow Mode	1 Bit	0	
Enable Slow Trigger	1 Bit	1	
Enable Fast Trigger	1 Bit	1	
Slow DAC	8 Bit	variabel	
Polarity	$1  \mathrm{Bit}$	1	(
Fast DAC	8 Bit	variabel	-
Input FET Size	1 Bit	0	$(=450 \mu m)$
Peaking Time	$4  \mathrm{Bit}$	12	$(=1.9\mu s)$
DAC Reference	1 Bit	0	$(=U_{Low})$
Range	1 Bit	1	( <sup>^</sup> =60 fF Feedback Kondensator)
Pole Zero Cancellation	1 Bit	1	
Power Down	$1  \mathrm{Bit}$	variabel	(= 0 für selektierten Eingang)
Gain	$2  \mathrm{Bit}$	variabel	
Feedback	1 Bit	1	(≜RC-Feedback)
Fast Power Down	1 Bit	variabel	(= 0 für selektierten Eingang)
Calibration	$1  \mathrm{Bit}$	1	(=75 fF Test-Input)
Feedback-R	$1\mathrm{Bit}$	1	( <sup>2</sup> 200 MΩ)

riert werden. Für überschaubare und vergleichbare Messergebnisse wurden einige Einstellung nach vorheriger Evaluierung als Konstanten festgelegt (z. Bsp. Pole Zero Cancellation).

### B. Energieauflösung

Jeder Eingang wird zu Beginn der Kalibrierung mit einem negativen Detektorsignal (76.295 mV) am Eingang angeregt. Die Erzeugung negativer Spannungspulse ist identisch mit der Polarität eines Detektorsignals der Anode. Es werden die Spannungen der Pulshöhenanalyse  $(U_p)$  und der abgetasteten Zeitsignale ( $U_U$  und  $U_V$ ) aus dem RENA-3 gelesen. Mit der Erzeugung eines definierten Spannungspulses ist die gesuchte Messgröße  $Q_{CZT}$  aus Gl. 2 bereits bekannt. Der funktionale Zusammenhang nach Gl. 3 kann mit den Messwerten bestimmt werden, indem der erforderliche Messbereich durch synthetische Detektorsignale abgedeckt wird. Es werden Pulse bis 762.951 mV erzeugt. Dies entspricht einer Ladung von ca. 57.22 fC. Für die Evaluierung der Energieauflösung werden die Werte von 1000 Trigger-Ereignissen pro Detektoreingang und Signalamplitude ausgewertet. Die Spannungswerte von  $U_p$ werden als quantisierte Werte (ADC-Werte) durch die Auswerteroutinen verarbeitet. Die statistische Verteilung der ADC-Werte bei einem definierten Eingangssignal liefert den gesuchten Beitrag der Hardware zur Energieauflösung. Für die  $\gamma$ -Spektroskopie ist neben der Messbereichsbegrenzung die breite der statistischen Verteilung ein limitierender Faktor. Je schmaler die Verteilung, desto genauer können die Energiewerte im Spektrum zugeordnet werden. Als statistische Kenngrößen für die Verteilung werden häufig die Halbwertsbreite (Full width at half maximum) FWHM oder die Standardabweichung  $\sigma$  herangezogen. Für eine Normalverteilung gilt näherungsweise:

$$FWHM \approx 2.35 \cdot \sigma \tag{9}$$

In der nachfolgenden Abb. 12 sind die Verteilungen der Pulshöhen bei drei verschiedenen Eingangssignalen dargestellt. Die Auswahl der beiden Eingangskanäle 2 und 15 ist beispielhaft für alle 36 Kanäle. Als Verstärkungsfaktor wurde in dem gezeigten Beispiel der Wert 2.3 eingestellt. In den



Abbildung 12. Verteilung der Pulshöhen bei unterschiedlichen Detektorsignalen. Es sind der Eingangskanal 2 (linke Spalte) und 15 (rechte Spalte) dargestellt. Die obere Zeile zeigt die gemessenen Pulshöhen bei einer Ladung von 5.722 fC am Eingang. Weiterhin sind die Verteilungen der ADC-Werte für die Ladungen 22.888 fC (Mitte) und 57.221 fC (unten) abgebildet. In jedem Diagramm sind 1000 Trigger-Ereignisse dargestellt.

Diagrammen in Abb. 12 wird sichtbar, dass sich für ein definiertes Eingangssignal auch ein definierter Messwert ablesen lässt (Maximum in der Verteilung). Die absolute Breite der statistischen Verteilung beträgt für den Eingang 2 maximal 56 Quantisierungsstufen ( $\triangleq$ 56 Bin). Für den Kanal 15 beträgt diese maximal 47 Bin. Im arithmetischen Mittelwert beträgt die absolute Breite 53.3 Bin für den Kanal 2 bzw. 45.7 Bin für den Kanal 15. Die Standardabweichungen  $\sigma_{In_N}$  (Tab.III,  $\sigma$  in Bin) zeigen ein ähnliches Verhältnis und sind über den gesamten Messbereich annähernd konstant (ca. 7.76 Bin für Kanal 2 bzw. 7.10 Bin für Kanal 15). Die Tab. III zeigt, dass

 
 Tabelle III.
 Standardabweichungen ausgewählter Detektoreingänge

Ladung / fC	$\sigma_{In_2}$	$\sigma_{In_5}$	$\sigma_{In_{15}}$	$\sigma_{In_{24}}$	$\sigma_{In_{34}}$	$\sigma_{In_{36}}$
5.722	7.70	7.13	7.14	7.57	10.45	34.79
10.013	7.53	7.26	6.88	7.57	11.17	45.26
14.305	7.49	6.96	7.10	7.60	10.61	49.29
18.596	7.52	7.44	6.95	7.57	10.68	51.61
22.888	7.73	7.48	7.27	7.63	10.56	52.77
27.180	7.94	7.38	7.38	7.39	10.29	53.40
31.471	7.67	7.33	7.07	7.29	10.61	53.33
35.763	7.67	7.33	7.16	7.33	10.62	53.67
40.054	7.49	7.25	6.90	7.34	10.60	55.15
44.346	8.08	7.33	7.14	7.60	10.66	54.25
48.638	7.87	7.36	6.90	7.60	10.46	54.94
52.929	7.96	7.24	6.98	7.57	10.91	55.80
57.221	8.32	7.22	7.52	8.01	12.05	66.74

die äußeren Kanäle (z. Bsp. Kanal 34 und 36) stark abweichende Werte produzieren. Das gleiche Verhalten konnte auch bei dem Eingangskanal 1 festgestellt werden. Diese Eingänge werden nicht weiter betrachtet. Die abschließende Kalibrierung der ADC-Werte auf einen Messbereich liefert letztendlich die Genauigkeit der Energieauflösung und wird im folgenden Abs. III-C vorgestellt.

#### C. Kalibrierung und Linearität

Mit den Maxima der Verteilungen aus Abb. 12 lässt sich ein funktionaler Zusammenhang nach Gl. 3 herleiten. Die Pulshöhe y des globalen Maximums wird in Abhängigkeit der Ladung  $q_{in}$  am Eingang durch eine lineare Ausgleichsgerade y' beschrieben. Für die Kalibrierung gilt folgende Gleichung:

$$y' = m \cdot q_{\rm in} + n \tag{10}$$

Für die in Abb. 12 dargestellten Messreihen wurden die folgenden Zusammenhänge berechnet:

Tabelle IV. PARAMETER DER LINEAREN AUSGLEICHSFUNKTION

	m	n
Eingang 2	176.3220	4295.6
Eingang 15	133.3387	4333.3

Die in Tab. IV dargestellten Parameter zeigen, dass jeder Kanal eine unterschiedliche Verstärkung (Anstieg m) und ein Offset n besitzt. Die Abb. 13 zeigt zusätzlich die Abhängigkeiten unterschiedlicher Verstärkungsstufen des RENA-3.



Abbildung 13. Abhängigkeit der Pulshöhe y von der Ladung am Eingang  $(q_{in})$  bei unterschiedlichen Verstärkungsstufen (Gain = 1.6 (blau), 1.8 (rot) bzw. 2.3 (magenta)). Die Parameter der Ausgleichsgeraden y' für den Eingang 2 (oben) und Eingang 15 (unten) mit Gain = 2.3 sind in Tab. IV gelistet.

Die ermittelten Parameter der Kalibrierung werden für die Betrachtung der Energieauflösung herangezogen. Der Messbereich von 5.722 fC bis 57.221 fC wird durch den Eingang 2 auf 9080 Bin bzw. durch Eingang 15 auf 6866 Bin abgebildet. Dies entspricht einer Auflösung von  $5.672 \,\mathrm{pC/Bin}$  bzw.  $7.501 \,\mathrm{pC/Bin}$  für die gezeigten Beispiele. Mit den Standardabweichungen nach Tab. III und der Gl. 9 ergibt sich für den Eingang 2 eine mittlere FWHM von 18.25 Bin. Dies entspricht 0.203% des gesamten Messbereichs. Für den Eingang 15 ergibt sich eine Energieauflösung von 0.24%. Damit ist die erreichte Genauigkeit der Elektronik besser als der Beitrag des Halbleiterdetektors zur Energieauflösung (> 1%). Im endgültigen Messaufbau resultieren die Ungenauigkeiten der Energiemessung demnach vorrangig aus dem verwendeten CZT-Detektor. Mit der Kalibrierung der Messwerte wurde ein linearer Zusammenhang zwischen der Ladung und der Pulshöhe angenommen. Die Abb. 13 bestätigt diese Annahme. Die Abweichung der Pulshöhe y zur Ausgleichsgeraden y'ist beispielhaft für den Eingang 15 in der folgenden Abb. 14 dargestellt. Der Abb. 14 ist zu entnehmen, dass die maximale Abweichung zur Ausgleichsgeraden 12 Bin entspricht. Ein Polynom höherer Ordnung könnte das Resultat weiter verbessern. Der Zusammenhang ist mit der linearen Funktion jedoch ausreichend beschrieben. Die farbliche Darstellung entspricht den unterschiedlichen Verstärkungsstufen des RENA-3 aus Abb. 13.



Abbildung 14. Abweichungen der Pulshöhen y zur Ausgleichsgeraden y' in Abhängigkeit der Ladung am Eingang. Die farbliche Darstellung (blau, rot bzw. magenta) entspricht den Verstärkungsstufen 1.6, 1.8 bzw. 2.3.

## D. Zeitauflösung

Mit jedem Trigger-Ereignis tastet der RENA-3 den Wert  $U_U$  und  $U_V$  der externen Zeitsignale (Sinus- bzw. Cosinus-Signal) ab. Die Wertepaare sind beispielhaft für sieben Eingänge in der Abb. 15 dargestellt. Jeder Punkt auf dem Kreis repräsentiert einen Zeitstempel im Zeitintervall der Periodendauer. Für die Berechnung der zeitlichen Differenz zwischen zwei Ereignissen muss die Differenz der Winkel betrachtet werden. Die Winkel können berechnet werden, nachdem eine Korrektur des Mittelpunkts erfolgt ist. Die Korrekturwerte (konstantes Offset der Abtastwerte  $U_U$  und  $U_V$ ) werden für jeden Eingang ermittelt. Zur Kalibrierung wurden die Zeitsignale mit einer Frequenz von 1 MHz erzeugt, d. h ein Winkel von  $2\pi$  entspricht einer zeitlichen Differenz von  $1\,\mu s$ . Für die Evaluierung der Zeitauflösung wurde ein synthetisches Detektorsignal mit konstanter Amplitude durch den Signalgenerator auf dem Motherboard erzeugt. Das Signal wird mit dem Test-Pin auf zwei Detektoreingänge des RENA-3 verteilt. Die anschließende Berechnung der Winkel aus den Zeitwerten und die daraus resultierende Zeitdifferenz wurde mit der Auswertesoftware bestimmt. Das Ergebnis der Zeitmessung nach 10000 Ereignissen ist in Abb. 16 dargestellt. Die Messergebnisse zeigen, dass die zeitliche Differenz im Nanosekundenbereich aufgelöst werden kann. Die absolute Breite der Verteilungen in der gezeigten Abb. 16 beträgt 5.4 ns. Die FWHM der Verteilung ist < 2 ns. Der Mittelpunkt der Verteilung liegt neben der erwarteten Zeitdifferenz von 0 ns. Die Signallaufzeiten im RENA-3 IC sowie die unterschiedlichen Komparatorschwellen (Fast-Trigger) im Zeitkanal der Eingänge verursachen verzögerte



Abbildung 15. Abtastwerte der externen Zeitsignale für unterschiedliche Detektoreingänge des RENA-3. Die Abtastwerte wurden mit 1 MHz Signalen generiert.



Abbildung 16. Zeitdifferenz zwischen Detektoreingang 9 und 10 (links) bzw. 16 (rechts) beim Anlegen eines Detektorsignals am Testeingang. Als analoge Zeitsignale wurden ein 1 MHz Sinus und Cosinus generiert. Es wurden 10000 Trigger erzeugt.

Abtastzeitpunkte der Signale. Die Verzögerungen sind konstant und können in einem weiteren Schritt korrigiert werden. Für die erste Evaluierung der Zeitauflösung ist die Breite der statistischen Verteilung ein belastbarer Parameter.

#### IV. ZUSAMMENFASSUNG UND AUSBLICK

Mit der Instrumentierung der Ausleseelektronik für CZT-Detektoren wurde gezeigt, dass der RENA-3 von NOVA R&D eine kompakte und kostengünstige Alternative zur bisherigen Implementierung der analogen Signalverarbeitung mit diskreter Front-End-Elektronik darstellt. Der entwickelte Prototyp integriert alle Funktionen zur Ereignisdetektion mit Energieund Zeitmessung auf einem Motherboard. Die Hardware bleibt mit der modularen Implementierung für die Anwendung in einem medizinischen Detektorsystem skalierbar. Im betrachteten Messbereich bis 54 fC erfüllt der RENA-3 die Angaben des Herstellers. Die Charakterisierung einschließlich Kalibrierung des ASICs ist in einer automatisierten Testumgebung (Hard- und Softwarekomponenten) erfolgt. Der Beitrag der entwickelten Elektronik zur Energieauflösung (< 0.3%) ist kleiner als der Beitrag des bisher verwendeten CZT-Detektors (> 1%). Der limitierende Faktor in der praktischen Anwendung wird folglich durch den Halbleiterdetektor bestimmt. Mit
den generierten Zeitsignalen liegt die zeitliche Auflösung der Trigger-Ereignisse untereinander im Bereich < 5 ns. Es wurde gezeigt, dass eine Kalibrierung für jeden Eingang des RENA-3 notwendig ist. Bedingt durch das interne Layout des ASICs, weisen einige Eingänge schlechtere Eigenschaft in Bezug auf die Messgenauigkeit auf. In der geplanten Anwendung können deshalb nicht alle 36 Kanäle verwendet werden.

Im nächsten Schritt wird die Ausleseelektronik mit dem CZT-Streifendetektor evaluiert. Weiterhin ist die Anbindung an einen CZT-Pixeldetektor vorbereitet. Hierfür muss das Motherboard mit einem weiteren RENA-3 IC bestückt und die Firmware angepasst werden. Die Integration einer schnellen Datenschnittstelle (Gigabit Ethernet) in das Gesamtsystem sowie die zeitliche Synchronisation mehrerer Hardwaremodule wird bereits getestet.

#### LITERATUR

- [1] T. Kormoll, F. Fiedler, C. Golnik, K. Heidel, M. Kempe, S. Schoene, M. Sobiella, K. Zuber, and W. Enghardt, "A prototype compton camera for in-vivo dosimetry of ion beam cancer irradiation," in *Nuclear Science Symposium and Medical Imaging Conference (NSS/MIC), 2011 IEEE*, 2011, pp. 3484–3487.
- [2] H. Spieler, Semiconductor Detector Systems. Oxford University Press, 2005.
- [3] NOVA R&D, RENA-3 IC User Specification, NOVA R&D, Inc., 2007, Rev. 1.1b.
- [4] Analog Devices, Complete 14-bit, 3.0 MSPS Monolithic A/D Converter AD9243, Analog Devices, Inc., 1998, REV. A.
- [5] Analog Devices, CMOS 300 MSPS Quadrature Complete DDS AD9854, Analog Devices, Inc., 2007, REV. E.
- [6] Analog Devices, 2.7 V to 5.5 V, Serial Input, Voltage Output, Unbuffered 16-Bit DAC AD5541, Analog Devices, Inc., 2011, REV. A.







#### **Elektronikentwicklung bei DESY**

#### Breites Entwicklungsspektrum

Von der ASIC Entwicklung bis hin zur Leistungselektronik

Dezentrale Gruppen unterschiedlicher Größe mit dedizierten Erfahrungen

Manfred Zimmer | DESY-PSI ECAD Kollaboration | 16.03.2010 | Seite 4

 Üblicherweise verantwortlich f
ür bestimmte Beschleuniger- und Detektorkomponenten

#### Zentrale Elektronikfertigung

- Arbeitsvorbereitung und Schnittstelle zu Leiterplattenherstellern
- Bestückung von Prototypen bis Kleinserien
- Optische Inspektion und grundlegende Funktionsprüfung

Zentrale Elektronikentwicklungsgruppe FE

Digital-, Analog- und Mikroelektronik





















Contraction of the second state of the second	Badailledalen.au D •	© × ◎ feda2000		Grap	0 * 0
Datei Basteiten Anicht Esvorten Igt	es Elektronen Sunchs	alsea			
in der Hel	mheltz-Gemeinschaft	otron			<b>(</b>
Aktuelles   Uber DESY   Forschul	ng   Arbeiten & Lernen   Infus	& Services   Intern			Concession of the local division of the loca
FE		ECAD	Service		
	and the second se	out Conserved and		1 A A	
FECK. Fortan		Request for nev	v component		
Harrie					
Comp. order	Descenter Christel Koninski				
Comp. status Come	onent description *				
Register project	Data abaat in the				( show )
Help	Partner 1				Contraction of the local distance of the loc
	terration enclosed				
	Dobtedu same *				
Dist	ibitos ontes note: *				
	anufacturer name *				
Manufacturer	order information: *				
Show sin	nutation attributes: O yes 🖷 no				
	Referenz symbol Select please				
	Partition part * Select please				
	eleided keywords	1200		200	
	Material.	Tjpe.	Usage	Msc	
	Keywords: *				
	Add Heyword				10
	Comment				÷.
		1	-		
		Sec	d		

lain						887.81		
mponent	Manager				Part	Symbol C	ell Mapping Check	7
ve request	2712 Active part no ICD/002200 N	EW	Active symbol	FE_EPM3128A_JTG	-Config_V1	Active cell [PSI_T	0FP144_55P_20-200_22-22-22V1	51
R	equest Part		Symb	ols	Ce	lls	Admin	5
equest input		, B	eq admin Ruege	r Carola			Opened 26.02.2013 13:39.00	
Request no	2712 User Henschel Hans Date 19.02.2013						Part created 26.02.2013 13:38:59	
Manufacturer	Altera		Manuf, MITE	RA		•	Last change 05.03.2013 15:39.36	
Manuf. no	EPM3128ATC144-5	ok >> M	anul. no [[PM3	120ATC144-5			Closed	
			,					
Distributor	DigKey		Distributor Digit	ey.		· 000	Number of new packages 0	
istbutor order	544-1167-ND	ok >> Di	shib. order 544-1	167-ND	Price	16,25	Number of new cells 0	i I I
							Number of new symbols 6	
Description	120 macrocell: CPLD							
Data sheet	WFeda01\ecad ibuser/PDF\Altera Max3000A.pdf	Da	ta sheet Altera	Max3000A.pdf		· new.	Ref. part no	
Package	TQFP144						New part no ICD1002390	
Alt. package	TQFP100, BGA256						Part exists 🔽 E-Mail	
Keywords	CPLD:	ok >>	Keys list CPLD	5		change.	-	
dd keywords					Voltage	(M)	Designer Rueger Carola -	
Part partition	IC_DIGITAL_FE	Part	partition [IC_D	IGITAL_FE	- Tol. plus	(%)	Inspector	
Ref. symbol	FE EP4CE19F23C7N Bank1 V1				Tol. minus	[2]	Released	
Sinul param.			19pe IC		- Frequency	[Mrg]		
		C.	vaue		Anperage	(A) LON	A INCIA	
Part number		34	of motive [EPM3	128ATC1445	DC HUD.	(onen)		
Comment	Lower speed grades are also available from rs or famel .		RollS U		No of contacts	(w)		
	Symbol should show 8 logic banks, JTAG interface, control and power block.		I AND IN	-	10 0 00 1000		*	
	former of the second seco	Delete tem	P				New part to generate save	
	New projects:		New compone	ts Update comp	onents			-
AD Service	Search components 0		12	0		Create mapping	Finish component Exit	
								- 1



















































Flash ADC im GHz Be	ereich			Karlande Helinalogy
Texas Instrument				
ADC10D1000	10bit	2 Ch	2,0 GSa/s	1,4 W/Ch
ADC12D1800	12bit	2 Ch	3,6 GSa/s	2,4 W/Ch
ADC12D500RF	12bit	2 Ch	1,0 GSa/s	1,0 W/Ch
<ul> <li>e2v</li> <li>EV10AQ190 oder</li> </ul>	10bit 10bit	4 Ch 1 Ch	1,25 GSa/s 5,0 GSa/s	1,4 W/Ch 5,6 W/Ch
EV12AS200	12bit	1 Ch	2,3 GSa/s	3,2 W/Ch
6 SEI Tagung 1113. März 2013	Matthias Balzer		Institute for Data Proce	essing and Electronics (IPE)







8+1 Ch x 1024 Kap. oder 4 Ch x 2048 oder 1 Ch x 8192 AGND AVDD DSPEED PLIOUT PLILCK REFCLK DTAP A0 A1 A2 A3 WSRIN DENABLE DENABLE DENABLE DOMINO WAVE CIRCUIT
Abtastrate 0.7 bis 5.0 GSPS
Auslese finit 33 IVIA2 IN6 S S CHANNEL 6 IN7 CHANNEL 7 CHANNEL 7
11,5 Bit
17,5 mW/Ch       SRIN     CONFIG REGISTER       DVDD DGND
10 SEI Tagung 1113. März 2013 Matthias Balzer Institute for Data Processing and Electronics (IPE)






































































































EMV Prüfnorme	en	
Fachgrundnormen	Thema	
EN 61000-6-2:2005	Störfestigkeit für Industriebereiche	
EN 61000-6-4:2007 +A1:2011	Störaussendung für Industriebereiche	
Prüfnormen: (auszugsweise)	Thema	
EN 55011, CISPR 11	Störaussendung: Industrielle, wissenschaftliche und medizinische	
	Hochfrequenzgeräte	
EN 55022, CISPR 22	Störaussendung: Informationstechnische Einrichtungen	
EN61000-4-3	Störfestigkeit: Prüfung gegen hochfrequente elektromagnetische Felder	
EN55024, CISPR 24	Störfestigkeit: Informationstechnische Einrichtungen	
EN61326-1	Störfestigkeit: Elektrische Mess-, Steuer-, Regel- und Laborgeräte	
Luft- und Raumfahrt Normer	Thema	
	Anforderungen an die elektromagnetische Verträglichkeit von Produkter	n für
RTCA-DO 160	den Einsatz im Bereich der Luftfahrt	
	7EA-2 Systeme der Elektronik	Folie











































P. Göttlicher

# Kurze Zusammenfassung des EMV-Workshop

Der Workshop stand unter der Vorgabe des Erfahrungsaustausches. So wurden keine Vorträge vorbereitet, sondern kurzen Darstellungen, die eine Problematik angerissen hatten, folgten lange Gespräche. Hier werden nur kurze Statements zur Diskussion zusammengefasst, da die Darstellungen nicht für eine breite Öffentlichkeit gedacht waren und einer freien Diskussion dienen sollten.

Als wichtige Herangehensweise der EMV-technischen Planung und Fehlersuche wurden Methoden vorgestellt, die dazu führen, dass der Stromweg verstanden wird, Hinund Rückstrom gezielt lokal gehalten werden und eng beieinander geführt werden können. Dieses wurde am Beispiel der elektrotechnischen Installation von Gebäuden vorgestellt und auch an Beispielen zu Schaltungs- und Leiterplattendesign besprochen.

Für die Gestaltung von Leiterplatten wurde über Schaltungsentwurf und Multilagengestaltung diskutiert. Multilayer-Design erlaubt mit eng beieinander liegenden Power und Grundlagen ein niederimpedantes Stromversorgungssystem bis zu hohen Frequenzen. Für Kondensatoren, die sich über 100 MHz nicht mehr als solche verhalten, wurden verschiedene Konzepte angerissen: die Parallelschaltung verschiedener Werte erlaubt eine niedrige Impedanz über einen weiter Frequenzbereich bedingt aber einen sorgfltigen und kritischen Blick auf viele Resonanzen, die Parallelisierung gleicher Werte hat weniger Resonanzen aber die absorbierenden Anteile sind auf einen engeren Frequenzbereich beschränkt. Auch wurde erwähnt, dass in gewissen Schaltungen Signalflanken verlangsamt werden, wenn die Schaltung keine niedrige Impedanz aufweist. Das angebracht Konzept muss wohl im Einzelfall entschieden werden.

Auch wurde ber Feldmessungen im Gelnde berichtet, die nicht verstandene geometrische und zeitliche Muster ergaben.

Vor Ort wurde die EMV-Messzelle des FZJ besichtigt, die sich derzeit im Aufbau befindet. Als weitere sinnvolle Messinstrumente wurden Stromzangen und Spulen für Messungen in den Anlagen udn Geräten erwähnt.

Als Literaturhinweis wurde nur ein Buch in eine Liste eingetragen: J. Franz, EMV, Vieweg Teubner, 4. Auflage 2011, ISBN 978-3-9348-0893-6

DESY-PROC-2013-01 ISBN 978-3-935702-72-0 ISSN 1435-8077