

**S<sub>E</sub>I** Studiengruppe für  
Elektronische Instrumentierung  
der Helmholtz-Zentren

110. Tagung der Studiengruppe  
elektronische Instrumentierung  
im Frühjahr 2019

in Jülich  
vom 8. April - 10. April 2019  
am



des 



Editor: Peter Göttlicher (DESY)  
Verlag Deutsches Elektronen-Synchrotron

## **Impressum**

### **110. Tagung der Studiengruppe elektronische Instrumentierung im Frühjahr 2019 8.-10. April 2019, FZJ-ZEA2, Jülich, Deutschland**

Conference Homepage  
<https://indico.desy.de/indico/event/22503> oder  
[https://indico.desy.de//event/SEI\\_2019](https://indico.desy.de//event/SEI_2019)

Online Proceedings auf  
<http://www-library.desy.de/confprocs.html>

This work is licensed under the Creative Commons Attribution 4.0 International License. To view a copy of this license, visit <http://creativecommons.org/licenses/by/4.0/> or send a letter to Creative Commons, PO Box 1866, Mountain View, CA 94042, USA.

Editor:  
Peter Göttlicher  
März 2020  
DESY-PROC-2020-01  
ISBN 978-3-945931-31-8  
ISSN 1435-8077

Published by  
Verlag Deutsches Elektronen-Synchrotron  
Notkestraße 85  
22607 Hamburg  
Germany

Printed by  
Kopierzentrale Deutsches Elektronen-Synchrotron

# **110. Tagung der Studiengruppe elektronische Instrumentierung im Frühjahr 2019**

SEI - Studiengruppe elektronische Instrumentierung  
der Helmholtz-Zentren  
HZDR (FZJ - Jülich, ZEA-2), 8. April - 10. April 2019

## **Inhaltsverzeichnis**

### **Allgemeines und Zusammenfassendes**

Eröffnung und Ausblick	P. Göttlicher	3
Bild der Teilnehmer		4
Tagungsprogramm		5

### **Vorträge**

FLASH Forward Control System	S. Karstensen	8
Instrument control at MLZ - PLC Interface Layer Standardisation	E. Faulhaber	21
Qualitätssicherung Elektronik-Fertigung für DESY O.-C. Zeides Hamburg	O.-C. Zeides	32
Simulation durch Auslese - Modellierung von Kernspulen zur Schaltungsberechnung	W. Sorge	46
Niederfrequente-Magnetfelder an Schaltkästen	J. Burmester	61
Averaging: Was hilft's?	A. Büchner	77
Stromversorgungen - Netzteile mit integrierter Intelligenz	C. Vief	87

MTCA and MTCA.4 Developments for Large Scale European Accelerators	M. Kirsch	94
Temperature drift correction in a rigid-boom electromagnetic induction geophysical instrument	X. Tan et al.	117
Development of a simple ion-chamber based dosimeter system	J. Birkhan et al.	125
Development of a Scintillation Neutron Detector Prototype using Digital SiPMs	M. Herzkamp	134
MTCA.4 based Wire Scanner System for the European-XFEL	T. Lensch	142
The HL-LHC CMS Level-1 Track Trigger	L. Ardila	153
Methodenprojekt: "Gigabit Serial Interfaces"	H. Rongen, G. Schardt	162
Anwendung des 10G Base-R Ethernet UDP/IP Systems im Projekt BrainPET	S. Völkel	169
Generic Data Processing board development leveraging a modular approach based on SoM and SoCs	S. Farina	176
Application of heterogeneous FPGA architectures in physics experiments	O. Sander	188

## Workshop

Testen	P. Kaever, P. Göttlicher	206
--------	-----------------------------	-----

Peter Göttlicher

DESY-FEB

10. November 2019

## Eröffnung

Elektronik und Firm-/Software wird mit spezialisierten Anforderungen in vielen Forschungsprojekten benötigt. So haben viele Forschungszentren und auch Universitäten Entwicklungsgruppen, die sich diesen Aufgaben stellen. Auch gibt es Industriebetriebe, die spezialisierte Beiträge beisteuern. Mit der Idee, dass man in diesem Umfeld von einander profitieren und zusammenarbeiten kann, treffen sich jedes Jahr einmal Techniker/-innen, Ingenieure/-innen und Wissenschaftler/-innen, um sich mit Vorträgen, einer Ausstellung und Gesprächen auszutauschen. Organisiert wird die Tagung von den Helmholtz-Zentren, offen für andere Vortragende und Teilnehmer/-innen. Dieses Jahr war das ZEA-2, Systemhaus für die Forschung, am Forschungszentrum FZJ in Jülich der Gastgeber.

Es waren sechs Helmholtz-Zentren, DESY, FZJ, GSI, HZG, HZDR und KIT, vertreten. Daneben nutzten Universitätsvertreter/-innen die Gelegenheit des Austausches. Die Industrie präsentierte auf High-End Anwendungen spezialisierte Geräte und waren für viele Fachgespräche offen.

Die Thematiken der Tagung umfassten:

- Schnelle Datenaufnahme, -verarbeitung und -übertragung
- ASIC's zu Datenübertragung und spezifischer Messsignalaufbereitung.
- Kontrolle von Aktoren und Auslese langsamerer Sensoren
- Fertigung von Elektronik und Geräten mit Elektronik
- Kooperation zu Entwicklungen mit der Industrie
- Wie testet man Elektronik und Firm-/Software?

An einem halben Tag wurde ein Technikbetrieb zur Papierverarbeitung besichtigt. Auch da wurde gezeigt, dass die Steuerung von Maschinen anspruchsvoll ist und teils ähnliche Aspekte wie die Steuerung der Forschungsanlage aufweist.

Das Tagungsprogramm ist auf dem Internet einzusehen:

<https://indico.desy.de/indico/event/22503/> oder

[https://indico.desy.de//event/SEI\\_2019](https://indico.desy.de//event/SEI_2019)

Die Homepage der Studiengruppe ist auf <http://sei.desy.de/> zu finden.

Ein Workshop über "Testen" diente dem Austausch, wie man sich zum einen der Vielfalt der spezialisierten Geräte effizient stellt und spezifische Eigenschaften im Test erfasst, und zum anderen doch von Wiederverwendbarkeit und Standards profitiert.

## Ausblick

Die nächste Tagung wird für das Frühjahr 2020 am HZG Geestacht geplant.

110. SEI-Tagung, Frühjahr 2019 am ZEA-2 des FZJ Jülich



Teilnehmer der SEI-Tagung 2019.

Quelle: FZJ-ZEA-2

# Tagungsprogramm

Mon 08/04

---

12:00

## Kleinigkeiten zur Begrüßung

13:00

FZJ Forschungszentrum Jülich -- Systeme der Elektronik (ZEA-2)

12:15 - 13:15

## Eröffnung

Dr. Peter GOETTLICHER

FZJ Forschungszentrum Jülich -- Systeme der Elektronik (ZEA-2)

13:15 - 13:25

## ZEA-2 - System House for Research

Prof. Stefan VAN WAASEN

14:00

FZJ Forschungszentrum Jülich -- Systeme der Elektronik (ZEA-2)

13:25 - 14:25

## Das FLASH Forward Kontrollsysten

Mr. Sven KARSTENSEN

FZJ Forschungszentrum Jülich -- Systeme der Elektronik (ZEA-2)

14:25 - 14:45

## Instrumentsteuerung am MLZ: Lösungsansatz auf der PLC-Ebene

Dr. Enrico FAULHABER

15:00

FZJ Forschungszentrum Jülich -- Systeme der Elektronik (ZEA-2)

14:50 - 15:10

## Kaffeepause - Montag

FZJ Forschungszentrum Jülich -- Systeme der Elektronik (ZEA-2)

15:20 - 15:50

## Qualitätssicherung im Servicezentrum Elektronik am DESY Hamburg

Dr. Otto-Christian ZEIDES

16:00

FZJ Forschungszentrum Jülich -- Systeme der Elektronik (ZEA-2)

15:50 - 16:10

## Simulation durch Auslese - Modellierung von Kernspulen zur Schaltungsberechnung Dr. Wolfram SORGE

FZJ Forschungszentrum Jülich -- Systeme der Elektronik (ZEA-2)

16:15 - 16:35

## Niederfrequente Magnetfelder an Schaltkästen

Mr. Joerg BURMESTER

FZJ Forschungszentrum Jülich -- Systeme der Elektronik (ZEA-2)

16:40 - 17:00

17:00

## Averaging: Was hilft's?

Dr. Andree BÜCHNER

FZJ Forschungszentrum Jülich -- Systeme der Elektronik (ZEA-2)

17:05 - 17:25

Tue 09/04

---

08:00

09:00	<b>Netzteile mit integrierter Intelligenz</b> <i>FZJ Forschungszentrum Jülich -- Systeme der Elektronik (ZEA-2)</i>	<i>Mr. Christoph VIEF</i> 08:55 - 09:15					
	<b>MTCA and MTCA.4 Developments for Large Scale European Accelerators</b> <i>FZJ Forschungszentrum Jülich -- Systeme der Elektronik (ZEA-2)</i>	<i>Dr. Matthias KIRSCH</i> 09:20 - 09:40					
	<b>Foto-Termin</b> <i>FZJ Forschungszentrum Jülich -- Systeme der Elektronik (ZEA-2)</i>	09:45 - 10:00					
10:00	<b>Stromversorgung - Elektronik fuer Experimente - CAEN – Costruzioni Apparecchiature Elettroniche Nucleari S.p.A</b>	<b>Netzteile für die Automatisierung und Messtechnik - Kniel System-Electronic GmbH</b>	<b>MTCA und MTCA.4 Baugruppen - Struck Innovative Systeme GmbH</b>	<b>Messgeräte für Elektronik-Baugruppen von Tektronix GmbH und Calplus GmbH</b>	<b>Oszilloskope, MTCA Digitizer und Generatoren, innovative Messtechnik von Teledyne LeCroy / Teledyne SP Devices</b>	<b>Stromversorgung für die Forschung - WIENER Power Electronics GmbH</b>	<b>Kaffee - Di</b>
11:00							
12:00							
13:00	<b>Besichtigung einer Papierfabrik</b>						
14:00							
15:00							
16:00							

Wed 10/04

---

08:00

	<b>Temperature drift correction in a rigid-boom electromagnetic induction geophysical instrument</b> <i>FZJ Forschungszentrum Jülich -- Systeme der Elektronik (ZEA-2)</i>	<i>Mrs. Xihe TAN</i>
09:00	<b>Development of a simple ion-chamber based dosimeter system</b> <i>FZJ Forschungszentrum Jülich -- Systeme der Elektronik (ZEA-2)</i>	<i>Dr. Jonny BIRKHAN</i> 08:55 - 09:15
	<b>Development of a Scintillation Neutron Detector Prototype using Digital SiPMs</b> <i>FZJ Forschungszentrum Jülich -- Systeme der Elektronik (ZEA-2)</i>	<i>Dr. Matthias HERZKAMP</i> 09:20 - 09:40
10:00	<b>MTCA.4 based Wire Scanner System for the European-XFEL</b> <i>FZJ Forschungszentrum Jülich -- Systeme der Elektronik (ZEA-2)</i>	<i>Mr. Timmy LENSCHE</i> 09:45 - 10:05
	<b>Developments for the CMS Phase-2 Track Finding System</b> <i>FZJ Forschungszentrum Jülich -- Systeme der Elektronik (ZEA-2)</i>	<i>Mr. Luis ARDILA</i> 10:10 - 10:30
	<b>Kaffeepause-Mi</b>	
11:00	<i>FZJ Forschungszentrum Jülich -- Systeme der Elektronik (ZEA-2)</i>	10:40 - 11:10
	<b>Gigabit Serial Interfaces</b> <i>FZJ Forschungszentrum Jülich -- Systeme der Elektronik (ZEA-2)</i>	<i>Mr. Georg SCHARDT</i> 11:10 - 11:30
	<b>Anwendung des 10G Base-R Ethernet UDP/IP Systems im Projekt BrainPET</b> <i>FZJ Forschungszentrum Jülich -- Systeme der Elektronik (ZEA-2)</i>	<i>Mr. Sebastian VÖLKEL</i> 11:35 - 11:55
12:00	<b>Generic Data Processing board development leveraging a modular approach based on SoM and SoCs</b>	<i>Mr. Simone FARINA</i>
	<b>The application of heterogeneous FPGA architectures in physics experiments</b> <i>FZJ Forschungszentrum Jülich -- Systeme der Elektronik (ZEA-2)</i>	<i>Dr. Oliver SANDER</i> 12:25 - 12:45
	<b>Abschluss und Ausblick</b> <i>FZJ Forschungszentrum Jülich -- Systeme der Elektronik (ZEA-2)</i>	<i>Dr. Peter GOETTLICHER</i> 12:50 - 13:00
13:00	<b>Mittagspause - Mi</b>	
	<i>FZJ Forschungszentrum Jülich -- Systeme der Elektronik (ZEA-2)</i>	13:00 - 14:00
14:00	<b>Arbeitstreffen - DRAFT: Prüfen: Produktion, Prototypen, Programmierung</b> <i>FZJ Forschungszentrum Jülich -- Systeme der Elektronik (ZEA-2)</i>	
17:00		



# FLASHForward Control System

- ÜBERSICHT -


Sven Karstensen







## Was ist FLASHForward ?

Sven Karstensen









## FLASHFORWARD ►

FUTURE-ORIENTED WAKEFIELD ACCELERATOR RESEARCH AND DEVELOPMENT AT FLASH

- > erste PWFA beam-plasma Interaktion am 19. June 2018
- > Aufbau erfolgreich abgeschlossen am 30. June 2018
- > Installation fertig für externe Experimente seit 15. July 2018

The figure shows the FLASHFORWARD experimental setup with two 1.2 GeV beams. It includes a plot of position  $x$  (arb. units) vs energy  $E$  (GeV), showing a peak at approximately 1.02 GeV. Below the plot is a photograph of the plasma source, which is 30 mm long (up to 450 mm possible). A credit line "Sven Karstensen" is visible.

## FLASHForward ► DESY

*Core study: a plasma-based energy booster module*

EXPERIMENTAL PLASMA INTERACTION, HIGH GRADIENT ENERGY BOOSTING, AND STABILITY STUDIES

The diagram illustrates the double-bunch plasma interaction process. On the left, a plot shows 'Driver/witness creation using a wedge-shaped scraper in a dispersive section' with 'Normalized intensity [arb. unit]' on the y-axis and 'Energy deviation  $\cdot 10^3$ ' on the x-axis. An arrow points to a larger plot on the right titled 'Plasma density increases (beam-discharge delay decreases)'. This plot shows 'Energy [MeV]' on the y-axis and 'Shot number' on the x-axis (0 to 500). It features two bunches: the 'Witness bunch (gaining energy)' moving upwards and the 'Drive bunch (losing energy)' moving downwards. An arrow indicates 'Approx. 2 GV/m' field strength. A red box on the right contains the following text:

- > No shot selection or preferential ordering
- > Excellent stability over short and long term (multiple hours) thanks to stability of the SCRF cavities and FEL-quality feedback systems

Sven Karstensen



## Technische Details

Sven Karstensen



| 11

## Besonderheiten im Technischen Bereich

- Gruppenübergreifendes Arbeiten
- Große Anlage mit wenig Manpower
- Vor Neuentwicklung -> suche nach existierenden Komponenten
- Nur nicht-vorhandene Software wurde neu entwickelt


Sven Karstensen



| 12

## FLASHForward ► DESY

### Overall FFWD Control System




Sven Karstensen

| 13

## FLASHForward ► DESY

### DOOCS Control System





DOOCS, das Distributed Object Oriented Control System wurde für FLASH entwickelt und erfolgreich bei FLASHForward eingesetzt

Ausserdem wird/wurde es für den XFEL Beschleuniger (3,2 km , ca 5km total) erweitert


Sven Karstensen

HELMHOLTZ  
ASSOCIATION  
| 14




## FLASHForward Camera Controls

- Kombination von Ethernet und PoE Geräten
- Direct Link für extrem hohe Auflösung
- Shared Link für geringere Auflösung (bis zu 2 Mpixel)
- Integriert in DOOCS
- Über 80 Kameras





Control net



Sven Karstensen | 17

## FLASHForward DAQ – Data Acquisition


Property of V. Rybnikov

Sven Karstensen | 18

## FLASHForward ► DESY

### ADC & Photo Diodes

- MTCA.4 ( $\mu$ TCA for Physics Implementation)
- 4 Kanal PCI Express Verbindungen
- 10 Kanäle mit 125 MS/s 16-bit ADC
- 10 MS/s bis 125 MS/s Sampling Speed pro Kanal
- AC und DC Eingänge



Thorlabs  
PDA 63 A  
Switchable Gain Detector  
350-1100 nm,  
10 MHz BW,  
13 mm<sup>2</sup>, 8-32 Taps

Sven Karstensen

HELMHOLTZ | ASSOCIATION | 19

## FLASHForward ► DESY

### Ein paar Zahlen

- 59 Computers
- 80+ Cameras
- 54 Schritt Motoren
- 92 Piezo Motoren
- 8 Spectrometer
- 10Hz Wiederholrate
- 10 Gbit Ethernet
- Control System Staff: 2

Sven Karstensen

HELMHOLTZ | ASSOCIATION | 20



## Rechnersysteme

### Computing hardware

- uTCA
- DELL Power Edge R330
- Standard PC
- Raspberry Pi
- Beckhoff

	uTCA	Chassis	Computer	Processor	Memory	SSD	HDD	Network	Power	PCIe	USB	Serial
1	VME-h�ng	uTCA-Crate	1. Watchdog					Raspberry Pi				
2	VME-h�ng	uTCA-Crate	2. Watchdog									
3	VME-h�ng	uTCA-Crate	3. Watchdog									
4	VME-h�ng	uTCA-Crate	4. Watchdog									
5	VME-h�ng	uTCA-Crate	5. Watchdog									
6	VME-h�ng	uTCA-Crate	6. Watchdog									
7	VME-h�ng	uTCA-Crate	7. Watchdog									
8	VME-h�ng	uTCA-Crate	8. Watchdog									
9	VME-h�ng	uTCA-Crate	9. Watchdog									
10	VME-h�ng	uTCA-Crate	10. Watchdog									
11	VME-h�ng	uTCA-Crate	11. Watchdog									
12	VME-h�ng	uTCA-Crate	12. Watchdog									
13	VME-h�ng	uTCA-Crate	13. Watchdog									
14	VME-h�ng	uTCA-Crate	14. Watchdog									
15	VME-h�ng	uTCA-Crate	15. Watchdog									
16	VME-h�ng	uTCA-Crate	16. Watchdog									
17	VME-h�ng	uTCA-Crate	17. Watchdog									
18	VME-h�ng	uTCA-Crate	18. Watchdog									
19	VME-h�ng	uTCA-Crate	19. Watchdog									
20	VME-h�ng	uTCA-Crate	20. Watchdog									
21	VME-h�ng	uTCA-Crate	21. Watchdog									
22	VME-h�ng	uTCA-Crate	22. Watchdog									
23	VME-h�ng	uTCA-Crate	23. Watchdog									
24	VME-h�ng	uTCA-Crate	24. Watchdog									
25	VME-h�ng	uTCA-Crate	25. Watchdog									
26	VME-h�ng	uTCA-Crate	26. Watchdog									
27	VME-h�ng	uTCA-Crate	27. Watchdog									

Sven Karstensen




| 21



## Raspberry Pi und Spectrometer

- Beste und günstigste Hardware Lösung
- Integration in DOOCS
- Volle Funktionalität, auch als DAQ Komponente
- Plug and play Lösung




Sven Karstensen



| 22

# Vacuum

- Remote gesteuerte TCPIP und RS232 Geräte
  - Fully integrated in control system



# Movement



PI Hexapod



## Stepper motors



## Piezo motors

**Versatility** Mini High-Speed High-Load Planar Sub-Mini

Sven Karstensen



 HELMHOLTZ  
ASSOCIATION



## Generelle Probleme und Lösungen

- Datenmenge
- Datensicherung
- Geschwindigkeit
- Übermotivierte junge Physiker


Lösungen:

- Dicke Fell und viel erklären
- High speed ethernet (10GBit)
- Lokale DAQ
- Extrem schnelle und leistungsfähige Computer

Sven Karstensen



Danke!



Sven Karstensen






# Instrument control at MLZ

## -

## PLC Interface Layer Standardisation

Dr. Enrico Faulhaber  
Instrumentsteuerung (FRM2)

MLZ is a cooperation between:



## MLZ: quick intro


- neutron research facility
- cooperation between several partners:  
FRM2 (TUM), JCNS (FZJ), HZG,...
- located in Garching
- 25 well running instruments, still adding more
- continuous source, 60 day cycles
- experiments take between 6h and 21d
- big international communities

→ high pressure to have working instruments

## Overview

- Instrument control
- The Problem
- How to Solve
- Solution
- Demo

## Instrumentcontrol – quick overview



## The problem

- broad range of needs, capabilities, used hardware
  - each instrument subsystem is developed independently
  - distinct requirements → distinct solutions
  - individual conventions → individual solutions
  - interacting with dozens of distinct, individual systems
- nightmare

## How to solve


- standardisation:
  - define transport layer
  - give meaning to data → information
  - provide metadata


## classical PLC based solutions

- inputs + outputs of various types
- cyclic execution of a task/program (every 1..100ms)
- special (programming) languages, even graphical ones
- data exchange via several protocols
- normally programmed using 'Bits and Bytes'
- remote control needs another configuration:  
'which Bit/Byte means what'
  - duplication of work!
  - error prone

## standardisation goals

- transport layer well documented or open source
- detection of conformity
- 'catalog' of meaningful metadata
- definition of core functionalities → devices
- abstraction of devices:
  - main values: accessible at high speed
  - other values accessible in defined way
  - clear definition of a 'state' (only few states!)
  - support additional parameters & commands
- easy access via generic debug aids





# PILS

PLC  
Interface  
Layout  
Specification

<https://forge.frm2.tum.de/public/doc/plc/master/html/>

## realization – transport layer

- providing access to a common range of indexable Bytes
- Beckhoff: ADS or ModbusTCP  
(well documented → easy to implement)
- using the flag area („Merkerbereich“) for data exchange

## realization – metadata

- transferred by „Indexer“
- addressable by mailbox register
- various types of information:
  - name
  - unit
  - limits
  - identification of interface structure
  - parameters/commands
  - ...

## realization – metadata

- Example:

Byte index			DATA byte	
	7	6	4	
N	ACK	Inf	6	Device unit or 0
N + 1	Device numb		8	Device flags or Indexer flags
N + 2	DATA byte 0		10	
...	...		12	Absolute minimum of device value or 0
N + M-1	DATA byte N		14	
			16	Absolute maximum of device value or 0
			18	
			20	Device name or name of the PLC

## realization – detection of conformity

- Bytes 0..3: MAGIC number
- Bytes 4..5: Indexer offset
- several more consistency checks:
  - information queried from Indexer
  - validity of type codes
  - consistency of memory layout
  - ...

## realization – detection of conformity

- Example:


```

0001 VAR_GLOBAL
0002   (* persistent stuff up to %MB64 *)
0003   fMagic      AT %MB0    : REAL := 2015.02;
0004   ioffset     AT %MB4    : WORD := 64;
0005
0006
0007   stIndexer    AT %MB64  : ST_Indexer;
0008
0009   if_Temperature1 AT %MB100 : ST_FlatInput2;
0010   if_Temperature2 AT %MB116 : ST_FlatInput2;
0011   if_Temperature3 AT %MB132 : ST_FlatInput2;
0012   if_Temperature4 AT %MB148 : ST_FlatInput2;
0013   if_Enable      AT %MB164 : ST_DiscreteOutput;
0014   if_Polarity     AT %MB172 : ST_DiscreteOutput;
0015   if_Symmetric    AT %MB180 : ST_DiscreteOutput;
0016   if_U_Monitor    AT %MB188 : ST_AnalogInput;
0017   if_I_Monitor    AT %MB196 : ST_AnalogInput;
0018   if_I            AT %MB204 : ST_FlatOutput1;
0019   if_Unipolar     AT %MB220 : ST_FlatOutput1;
0020   (* next free is at %MB236 *)
0021

```

## realization – abstraction

- several datatypes: int16, int32, int64, float, double
- optimised for quick access to 'value', 'target', 'status'
- access to parameters either direct or via indexed access
- access to commands only via indexed access



## realization – abstraction

- Example:

```

0001 TYPE ST_ParamOutput64 :
0002 STRUCT
0003     value:      LREAL;
0004     target:     LREAL;
0005     extStatus:  DWORD;
0006     nErrId:     WORD;
0007     parmCtl:    WORD;
0008     paramValue: LREAL;
0009 END_STRUCT
0010 END_TYPE
0011

```

## realization – abstraction

- Statuscode:

31..28	27..24	23..16	15..8	7..0
Status code	Reason	AUX bits 23..16	AUX bits 15..8	AUX bits 7..0
<b>Status code</b>		<b>Meaning</b>		
<b>Reason</b>		<b>Meaning</b>		
0b0001		Inhibit active ("Static problem")		
0b0010		Timeout ("Dynamic problem")		
0b0100		negative Limit		
0b1000		positive Limit		
0b0110	BUSY			
0b0111	STOP			
0b1000	ERROR			
other	Reserved			

## realization – helpers

- Pluto – The **PLC debug Tool**
- read & display metadata from conforming PLC
- access to individual devices
- generate a minimal code skeleton
- natively python + PyQt, \*.exe available:




<https://forge.frm2.tum.de/public/pluto/>

## realization – impressions


- Pluto – The **PLC debug Tool** – live demo (if time permits)

# Many thanks for your attention!



<https://forge.frm2.tum.de/public/doc/plc/master/html/>

## details



## SEI-Frühjahrstagung 2019, Forschungszentrum Jülich

### Qualitätssicherung Elektronik-Fertigung für DESY Hamburg



Dr.-Ing. Otto-Christian Zeides  
Leiter Servicezentrum Elektronik DESY Hamburg

SEI-Tagung, 8.4. – 10.4.2019, FZ Jülich



## Tätigkeitsschwerpunkte am DESY in Hamburg

- > Weiterentwicklung der Teilchenbeschleuniger-Technologien
- > Forschung auf dem Gebiet der Synchrotronstrahlung und der Nutzung dieser in verschiedenen Wissenschaftsdisziplinen
- > Entwicklung auf dem Gebiet der Detektoren für Teilchenbeschleuniger
- > Entwicklung auf dem Gebiet der Signalverarbeitung und –auswertung beim Betrieb von Teilchenbeschleunigern
- > Forschung auf dem Gebiet der Teilchenphysik (theoretisch, experimentell)
- > Ausbau und Betrieb der Teilchenbeschleuniger PETRA III, FLASH II und XFEL sowie LHC am CERN und KEK in Japan
- > Betrieb eines Testbeams für Entwicklung

Otto-Christian Zeides | Servicezentrum Elektronik DESY Hamburg | 08.04.2019 | Seite 2



## Elektronik-Bedarf zur Erfüllung der Aufgaben von DESY

Für den Betrieb, die Steuerung und die Überwachung von Teilchenbeschleunigern sowie für die Signalerfassung, -auswertung und -speicherung wird ein breites Spektrum von Spezialelektronik aus Gebieten wie z.B. :

- Leistungselektronik
- HF-Technik
- Steuerungstechnik
- Sicherheitstechnik
- analoge und digitale Hochgeschwindigkeits-Signalverarbeitung
- Detektor-Frontend-Elektronik u.a.

benötigt.

Diese muss in der Regel individuell entwickelt und gefertigt werden.

Otto-Christian Zeides | Servicezentrum Elektronik DESY Hamburg | 08.04.2019 | Seite 3



## Elektronik-Entwicklung für DESY in Hamburg

### Wo findet diese Elektronik-Entwicklung bei DESY statt ?

DESY ist in verschiedene Forschungsbereiche aufgeteilt:

- **M**      Teilchenbeschleuniger                (Maschine)
- **FS**      Forschung mit Photonen                (Synchrotronstrahlung)
- **FH**      Hochenergiephysik                    (Teilchenphysik)
- **AP**      Astroteilchenphysik

Diese Bereiche sind wieder in viele einzelne Gruppen aufgeteilt.

Die Elektronik-Entwicklung findet einmal in den einzelnen Gruppen entsprechend ihres Schwerpunktes statt.

Darüber hinaus existiert eine eigenständige Elektronik-Entwicklungs-Gruppe **FE**, die im Auftrag anderer Gruppen DESY-weit Elektronik-Entwicklung betreibt.

Als eigenständige Gruppe existiert das Servicezentrum Elektronik **ZE**. Diese fungiert als interner EMS-Dienstleister.

Otto-Christian Zeides | Servicezentrum Elektronik DESY Hamburg | 08.04.2019 | Seite 4



## Qualitätssicherung Elektronik-Fertigung für DESY

### Qualitätssicherung beginnt mit der Elektronik-Entwicklung !!!

- Es werden 3 E-CAD Systeme Altium, EAGLE, Mentor Expedition verwendet.
- Weitere werden nicht zugelassen werden!
- Jedes System besitzt seine eigene Library. Werden von untersch. Gruppen gepflegt.
- Zusätzlich besitzt die **Zentrale Elektronik** in einem ERP System eine Artikel-Datenbank, basierend auf Herstellern und Hersteller-Artikel-Nummern.
- Die Bibliotheken der E-CAD Systeme sind mit der ERP-System Artikel-Datenbank verknüpft (über eindeutige Artikel-Nummern, z.B. Z012345).
- Durch das ERP-System ist eine Rückverfolgbarkeit der eingesetzten BE, LP, Baugruppen und Beschaffung gewährleistet.

Otto-Christian Zeides | Servicezentrum Elektronik DESY Hamburg | 08.04.2019 | Seite 5



## Qualitätssicherung Elektronik-Fertigung für DESY

### Qualitätssicherung beginnt mit der Elektronik-Entwicklung !!!

- Die **Zentrale Elektronik** berät alle Entwickler bei DESY zu:
  - Design for manufacturing DFM (Leiterplatten, LP-Bestückung, Gerätefertigung)
  - Design for testability DTM
  - Design unter Berücksichtigung der späteren Reparaturmöglichkeit
  - LP- und Gerätedesign unter EMV-Gesichtspunkten
- Die **Zentrale Elektronik** verwaltet die Gerber-Daten aller DESY-Leiterplatten und vergibt eindeutige Artikel-Nummern (mit Revisions-Nummern, im ERP-System generiert).
- Der LP-Entwickler ist das Bindeglied zwischen Entwicklung und Fertigung!
- Die **Zentrale Elektronik** kauft und prüft die unbestückten DESY-Leiterplatten.

Otto-Christian Zeides | Servicezentrum Elektronik DESY Hamburg | 08.04.2019 | Seite 6




## AV Projektsteuerung durch ERP-System orderbase

> Auftraggeber füllen einen Werkstattauftrag aus (wird ins ERP-System übernommen):



> Es werden Arbeitsgänge geplant sowie Material- und Fertigungskosten ermittelt und in das ERP-System eingetragen:



Otto-Christian Zeides | Servicezentrum Elektronik DESY Hamburg | 08.04.2019 | Seite 7



## AV Checkliste für Werkstattauftrag

> Für jeden Werkstattauftrag wird eine Checkliste geführt, die mit dem Auftrag durch die einzelnen Arbeitsgänge mitläuft:



Otto-Christian Zeides | Servicezentrum Elektronik DESY Hamburg | 08.04.2019 | Seite 8



## AV Artikel in ERP orderbase

- > Für jede LP, elektronisches BE, Baugruppe oder Gerät wird eine eindeutige Artikelnummer im ERP-System erzeugt:

Otto-Christian Zeides | Servicezentrum Elektronik DESY Hamburg | 08.04.2019 | Seite 9

## AV Werkstattsteuerung durch ERP-System orderbase

Otto-Christian Zeides | Servicezentrum Elektronik DESY Hamburg | 08.04.2019 | Seite 10

## AV Artikelverwaltung in ERP-System orderbase

> Auftraggeber liefern Stücklisten als Excel-Datei:

Überwiegend schon automatisch generiert durch Entwicklungssysteme (EAGLE,Mentor,Altium)

> Diese werden in ERP-System in Stückliste des Artikels importiert:

Otto-Christian Zeides | Servicezentrum Elektronik DESY Hamburg | 08.04.2019 | Seite 11

## SMD Qualitätssicherung im SMD-Lotpasten-Auftrag

- DESY verwendet einen Lotpasten-Schablonendrucker.
- Die Schablonen werden von der Zentralen Elektronik designt, da sie den Fertigungsprozess am besten kennen.
- Es ist bekannt, dass die häufigsten Fehler an einer Baugruppe ihre Ursache im fehlerhaften Lotpasten-Auftrag haben.
- --> Der Drucker wurde mit einem Kamera-System und Auswertesoftware nachgerüstet. (Leider nur 2D-SPI)

SMD-Lotpasten Schablonendrucker

Otto-Christian Zeides | Servicezentrum Elektronik DESY Hamburg | 08.04.2019 | Seite 12

## SMD Qualitätssicherung im SMD-Bestückungsprozess

- Um Bestückungsfehler auszuschließen, sind die notwendigen Dokumente (Stücklisten, Pick&Place-Datei, Bestückungsdruck) auf Vollständigkeit und Eindeutigkeit in der Arbeitsvorbereitung zu prüfen und zu korrigieren.
- Die verschiedenen E-CAD-Systeme erzeugen unterschiedliche Dateiformate (EXCEL-Dateien, Text-Dateien, CSV-Dateien).
- Die Zentrale Elektronik hat dazu Tools entwickelt, die diese Dateien in einheitliche Zielformate wandeln.
- Dabei werden Inkonsistenzen zwischen Stücklisten und Pick&Place-Dateien schon vor Beginn der Bestückung erkannt.
- Klimatisierung der SMD-Werkstatt sorgt für Prozesssicherheit während des Bestückungsprozesses (Zustand der Lotpaste).
- Die Bestückungsautomaten melden Fehler im Bestückungsprozess.
- Vor dem Reflow-Löten erfolgt eine manuelle optische Kontrolle auf Bestückungsfehler.

Otto-Christian Zeides | Servicezentrum Elektronik DESY Hamburg | 08.04.2019 | Seite 13



## SMD Qualitätssicherung im SMD-Bestückungsprozess

- Es kommt ein hochpräziser SMD-Bestückungsautomat zum Einsatz.
- Implementiert sind vielfältige Überwachungsfunktionen z.B. Höhenkontrolle, Anpressdruckkontrolle.



SMD-Bestückungsautomat

Otto-Christian Zeides | Servicezentrum Elektronik DESY Hamburg | 08.04.2019 | Seite 14



## SMD Qualitätssicherung im SMD-Reflow-Lötprozess

- DESY verwendet einen Dampfphasen-Lötoven.
- Prinzip bedingt ist damit eine Überschreitung der Peak Temperatur ausgeschlossen.
- Lötprofile können programmiert werden und werden durch einen Regelkreis wiederholbar abgefahrene.
- Zusammen mit der Klimatisierung des Raumes ist damit die Prozesssicherheit hergestellt.
- Lötprofile werden im Artikel festgehalten.



Dampfphasen-Lötoven

Otto-Christian Zeides | Servicezentrum Elektronik DESY Hamburg | 08.04.2019 | Seite 15



## SMD Automatisches optisches 2D-Inspektions-System

- > Prüfung der Qualität von SMD-Lötverbindungen nach Reflow-Prozeß:



2D-AOI-System



Quelle: Göpel

Mit drehbarem Schrägblickmodul "Chameleon"

Quelle: Göpel

NEC.JAPAN  
SZ ATPC V2  
0121WX001

Mit Beleuchtungskonzept  
der OptiCon-Syste

Otto-Christian Zeides | Servicezentrum Elektronik DESY Hamburg | 08.04.2019 | Seite 16





## SMD

## Qualitätssicherung in SMD-Fertigung

- Für manuelle Begutachtung stehen Mikroskope zur Verfügung.
- Werden neue Bauelemente-Generationen (z.B. neue BGAs) erstmalig eingesetzt wird im Zweifelsfall bei einem Dienstleister eine Röntgenuntersuchung (AXI) in Auftrag gegeben.



BGA-Inspektion



Otto-Christian Zeides | Servicezentrum Elektronik DESY Hamburg | 08.04.2019 | Seite 17



## THT

## Einsatz einer Selektivlötwelle

- Für reproduzierbare THT-Lötverbindungen wird in der Zentralen Elektronik eine moderne Selektivlötwelle eingesetzt
- Sie besitzt eine programmierbare Fluxereinheit sowie eine geregelte Vorheizung (Ober-Unterhitze)
- 2 Tiegel erlauben den Einsatz von 2 verschiedenen großen Düsen in einem Durchlauf
- Eine Höhenkontrolle (Durchbiegung der LP) und Wellenhöhenerkennung sowie Düsenreinigung erlauben eine reproduzierbare Lötqualität



Otto-Christian Zeides | Servicezentrum Elektronik DESY Hamburg | 08.04.2019 | Seite 18



## SMD/THT/Prüffeld      Fertigungsbericht

- Für jeden Artikel wird ein Fertigungsbericht im Artikel-Ordner gepflegt.
- Fehler, Auffälligkeiten, Verbesserungsvorschläge werden dort festgehalten.
- Der Fertigungsbericht wird am Ende eines Produktionsauftrages zusammen mit allen Fertigungsdokumenten in einer Abschlussdokumentation an den Auftraggeber übergeben.

Fertigungsbericht		Bezeichnung: Modifikation BG Getterpumpen Analog		
Baugruppen-Nr.:	10510-01	Anzahl:	31	WIA396982
LP-Nummer:	8954-04	Arbeitsvorbereiter:		Datum der letzten Speicherung: 08.03.2018
<b>Der Fertigungsbericht wird fortlaufend weiter geschrieben. Das gilt auch wenn der Artikel für unterschiedliche WA's gefertigt wird.</b>				
Mitarbeiter / Datum	Beschreibung	Lösungsvorschlag	Durchgeführte Maßnahmen	Erledigt von / am
Zet, 7.3.18	Lotbrücken J1, J2 und J3 setzen		wurde gelötet	07.03.18
Zet, 7.3.18	Widerstände R14.15,16,17,18,19 auf 240 k ändern	Z00858 einloten	wurden getauscht	SMD-Fertigung 07.03.18
Prüfen/zulässig 07.03.18	alles in Ordnung!			

Otto-Christian Zeides | Servicezentrum Elektronik DESY Hamburg | 08.04.2019 | Seite 19



## Bonden      Qualitätssicherung im Bondlabor

**Automatischer Dünndrahtbonder Serie DELVOTEC G5**  
für Single- und Multichip Dünndraht






**Pulltester XYZTEC**



**Bildanalyse-System ZEISS AxioTech 25 H mit Axio Vision 3.0**  
Vergrößerung von 50X bis 500X  
Erstellen von Bildarchiven und Berichten



**Beispiel ausgeführter Bondarbeiten:**  
**CMS HDI Pixel-Detektor upgrade**


Otto-Christian Zeides | Servicezentrum Elektronik DESY Hamburg | 08.04.2019 | Seite 20



## Prüffeld Leistungen



Durchführung von Funktionstests:  
Es werden alle Ein- und Ausgänge sowie Funktionen - in Absprache mit dem Anwender - im Normal- und Störbetrieb überprüft.  
Konstruktionsfehler werden behoben, Unterlagen werden entsprechend geändert. Verbesserungsvorschläge werden nach Absprache eingearbeitet und umgesetzt.




EMV-Prüfungen:  
Funkstörungen und leitungsgebundene Beeinflussung  
Störfestigkeit und Störaussendung  
\*\*Zusammenarbeit mit zertifizierten Laboren\*\*



**Gerätesicherheits-Prüfungen:**  
VDE-Test  
Prüfung nach Niederspannungsrichtlinie

Flying Probe Tester




Otto-Christian Zeides | Servicezentrum Elektronik DESY Hamburg | 08.04.2019 | Seite 21


DESY

## Prüffeld Flying Probe Tester

> Knotenimpedanzmessung:



Bedienoberfläche der PC-Software



Ausgewählte Signaturen



Flying Probe Tester Polar Instruments

Erkennung von Bestückungsfehlern (BE-Typ, Wert, Polarität, Unterbrechung, Kurzschluss, LP-Fehler nach Lötprozess).



Otto-Christian Zeides | Servicezentrum Elektronik DESY Hamburg | 08.04.2019 | Seite 22

DESY


### Prüffeld JTAG Boundary Scan Prüfplatz




Komplexer Prüfaufbau inklusive aller I/O-Leitungen

Prüfling Reglerbaugruppe für Korrekturnetzteil



Bedienoberfläche PC-Software




Blockschaltbild Prüfling

Otto-Christian Zeides | Servicezentrum Elektronik DESY Hamburg | 08.04.2019 | Seite 23



### Prüffeld EMV-Prüftechnik für leitungsgebundene Störungen



Spektrumanalysator



HF Generator 9 kHz – 400 MHz (IEC 61000-4-6)



ESD, Burst, Surge, Spannungseinbrüche Generator Kombigerät (IEC 61000-4-2/4/5/8/9/11)






Koppelzange Scope Feldsonden

Otto-Christian Zeides | Servicezentrum Elektronik DESY Hamburg | 08.04.2019 | Seite 24



## Prüffeld EMV-Prüftechnik für leitungsgebundene Störungen



Prüfaufbau im Prüffeld bei DESY



EMV-Messungen an der HAW



EMV-Messprotokoll,  
Generiert von der LabView-Applikation,  
Erstellt bei DESY

Ootto-Christian Zeides | Servicezentrum Elektronik DESY Hamburg | 08.04.2019 | Seite 25




## Prüffeld Konventionelle Prüfverfahren



DESY Kabeltester

Die Prüfgeräte sind in der Lage die Verbindungen eines Mustergerätes selbst lernend (teach-in) zu erkennen (max. 192 Verbindungen).

Getestet wird auf Unterbrechungen, Kurzschlüsse und Vertauschungen.



Natürlich auch noch universelle und gerätespezifische konventionelle Prüfeinrichtungen.

Ootto-Christian Zeides | Servicezentrum Elektronik DESY Hamburg | 08.04.2019 | Seite 26



## Qualitätssicherung Elektronik-Fertigung für DESY

- ✓ Qualitätssicherung beginnt mit der Elektronik-Entwicklung !!!
- ✓ Ganz wichtig ist die enge Verbindung zwischen Entwickler, Layouter, LP-Hersteller, Bestücker und deren Rückkopplung.



**Vielen Dank für die Aufmerksamkeit.**

Otto-Christian Zeides | Servicezentrum Elektronik DESY Hamburg | 08.04.2019 | Seite 27



2020-02-17 15:58

# Simulation durch Auslese

— Modellierung von Kernspulen zur Schaltungsberechnung —

Wolfram Sorge

08. April 2019

HZDR

HELMHOLTZ  
ZENTRUM DRESDEN  
ROSSENDORF

Mitglied der Helmholtz-Gemeinschaft

Dr.-Ing. Wolfram Sorge | HZDR - Zentralabteilung Forschungstechnik | <http://www.hzdr.de>

Inhalt

2020-02-17 15:58

- 1 Zum Thema
- 2 Optimieren und Anpassen
- 3 Modellierung
- 4 Anwendung
- 5 Zusammenfassung

HZDR  
Forschungstechnik

Seite 1/28

Mitglied der Helmholtz-Gemeinschaft

Dr.-Ing. Wolfram Sorge | HZDR - Zentralabteilung Forschungstechnik | <http://www.hzdr.de>

## Zum Thema

Auslese in technischen Anwendungen

### Versuchs- und Verwurfsmethoden anwenden, wenn:


- Einfluß von Parametern schwer einzuschätzen ist.
- Systeme sich stark verändern.

### Benötigt werden:

- ein wenig Intelligenz:
  - Bisher ermittelte Werte von Parametern.
  - Ziel der Berechnung und Vergleichskriterium.
- wirklichkeitsstreue Modelle des Gegenstands
- Algorithmen, die Parameterwerte erzeugen.

## Zum Thema


Ergebnisse anpassen



- System/Modell in Grundstruktur vorhanden
- Parameter  $x_1 \dots x_n$  verändern Ergebnis
- Angleichen der Transferkennlinie an eine Vorgabe

## Zum Thema

### Andere Verfahren




#### Gradientenverfahren:

- Z. B. Newtonverfahren, neuronale Netze usw.
- Kenntnis über Ergebnisverläufe und deren Ableitungen nötig.

## Optimieren und Anpassen

### Simulation und Optimierung



#### Gesucht wird:


- Prozedur zum Finden geeigneter Parameter

## Optimieren und Anpassen

Evolutionäre Parameter- und Kurvenanpassung

### Differential Evolution (DE):

- Anwendung auch auf **nichtdifferenzierbare** Funktionen
- Betrachten äußerer Systemeigenschaften (Black Box): Bewerten eines Ergebnis' mit seinen Parametern
- Bei n Parametern Lösung eines n-dimensionalen Problems



**HZDR**  
Forschungstechnik

## Optimieren und Anpassen

Ein kurzer Blick auf ASCO

### ASCO:

- A SPICE Circuit Optimizer nutzt DE-Algorithmen [AS410]

#### Mutation:

- Neuer Parametervektor durch Addition einer gewichteten Differenz zwischen zwei mutierten Vektoren zu einem vorhandenen Vektor:

$$\mathbf{v}_{i,G+1} = \mathbf{x}_{r_1,G} + F \cdot (\mathbf{x}_{r_2,G} - \mathbf{x}_{r_3,G})$$

#### Kombination:

- Neue Vektoren durch Tausch der Elemente aus vorhandenen Vektoren:

$$\begin{pmatrix} \mathbf{x}_{r_1,G} \\ \mathbf{x}_{r_2,G} \\ \vdots \\ \mathbf{x}_{r_n,G} \end{pmatrix} = \begin{pmatrix} B_S^1 & B_R^1 & H_C^1 \\ B_S^2 & B_R^2 & H_C^2 \\ \vdots & & \\ B_S^n & B_R^n & H_C^n \end{pmatrix}$$

**HZDR**  
Forschungstechnik

## Optimieren und Anpassen

Mutation und Auslese




Ausgang: Menge möglicher Werte eines Parameters

1. Iteration: Auswahl von geeigneten Werten daraus

## Optimieren und Anpassen


Mutation und Auslese



2. Iteration: Alte und neue mögliche Werte eines Parameters

## Optimieren und Anpassen


Mutation und Auslese



2. Iteration: Auswahl von geeigneten Werten daraus

## Optimieren und Anpassen


Mutation und Auslese



3. Iteration: Alte und neue mögliche Werte eines Parameters

## Optimieren und Anpassen


Mutation und Auslese



3. Iteration: Auswahl von geeigneten Werten daraus

## Optimieren und Anpassen


Mutation und Auslese



4. Iteration: Alte und neue mögliche Werte eines Parameters

## Optimieren und Anpassen

Mutation und Auslese



4. Iteration: Auswahl von geeigneten Werten daraus

## Optimieren und Anpassen


Mehrere Parameter

### Dimension der Optimierung (Freiheitsgrad):

Freie Parameter bilden Basis für ein Abweichen vom Optimum.

### Einschränken von Freiheitsgraden:


- Geringere Zahl von Minima bei der Optimierung.
- Meiden nichtoptimaler lokaler Minima.
- Kürzerer Optimierungsweg.



## Modellierung

Kennlinie eines realen Bauelements

**Beispiel:** U-I-Kurve einer mit Wechselstrom durchflossenen Spule



### Nichtlineares Verhalten:


- Wirkung von Parametern schwer einzuschätzen.
- Wenig Angaben von Herstellern

### Wirkung in Kernspulen:

- Magnetische Sättigung im Kern mindert Impedanz.

## Modellierung

Magnetische Parameter einer Ringkerndrossel




### Drosselparameter gemessen oder angegeben:

Größe	Symbol
Nenninduktivität	$L_N$
Gleichstromwid.	$R_0$
weitere	$C_p, R_p$
Kernquerschnitt	$A$
Kernquerlänge	$\ell_M$
Spaltlänge	$\ell_G$
Windungszahl	$N$

Grundmodell aus LTspice (vgl. [LTS17])

## Modellierung

Magnetische Parameter einer Ringkerndrossel



Drosselparameter  
zu bestimmen:

Größe	Symbol
Sättigungsflußdichte	$B_S$
Remanenzflußdichte	$B_R$
Koerzitivfeldstärke	$H_C$


Modellparameter nach dem Grundmodell aus LTspice [LTS17]



## Anwendung

Ringkerndrossel als Bauelement

Typ: WE 7447010



[WE010]

Größen aus dem Datenblatt:

Größe	Wert
Induktivität:	$470 \mu\text{H} \pm 20\%$
Nennstrom:	1,6 A



Gemessene Größen:

Größe	Wert
Gleichstromwid.:	205 mΩ
Kernquerschnitt:	27 mm <sup>2</sup>
Kernlänge:	38 mm
Windungszahl:	88



## Anwendung

Verlauf des Spannungsabfalls über realem Bauelement




### Erkenntnis:

Magnetische Eigenschaften des Drosselkerns verformen Spannungssignal.

## Anwendung


Annähern des Simulationsergebnis' an die Messung



links: Simulation des Stromflusses durch die Spulen  
rechts: Einbinden gemessener Signale

## Anwendung

Annähern des Simulationsergebnis' an die Messung



**Evolutionär ermittelt  
(Kombination aus ASCO und  
LTspice):**


Größe	Wert
$H_C$	701 A/m
$B_R$	0,25 T
$B_S$	1,22 T

- Spulenmodell in LTspice ermöglicht Anpassung (hier bei 100 Hz)
- Signalverformung (erhöhter Strom) durch Erreichen der Sättigungsgrenze




## Anwendung

Vergleich mit Herstellermodell



Herstellermodell:




- großzügig
- keine Signalverformung



## Anwendung

### Frequenzänderung mit ermittelten Parametern

- Frequenz: 50 Hz
- Kaum Abweichungen der Stromkurve im optimierten Modell




**HZDR**  
Forschungstechnik

## Anwendung

### Frequenzänderung mit ermittelten Parametern

- Frequenz: 200 Hz
- Leichte Abweichungen der Stromkurve im optimierten Modell



**HZDR**  
Forschungstechnik

## Zusammenfassung

### Evolutionäre Algorithmen in der Simulation

#### Probieralgorithmen mit Auslese:

##### Vorteile:

- Mittel zur rechnergestützten Simulation
- Geeignet in komplexen Systemen
- Behandlung auch unstetiger Verläufe.

##### Nachteile:

- hoher algorithmischer Aufwand.
- Verwurf von geeigneten Ergebnissen möglich



## Referenzen



João Ramos  
ASCO A SPICE Circuit Optimizer  
Companion to version 0.4.10



LTspice XVII - Hilfe  
1998-2018 Analog Devices Corporation



Datenblatt  
WE-FI Leaded Toroidal Line Choke, Ord. No. 7447010  
Würth Elektronik eiSos GmbH & Co. KG Waldenburg 2017



Ende

2020-02-17 15:58

**Vielen Dank.**



# NIEDERFREQUENTE-MAGNETFELDER AN SCHALTKÄSTEN




Jörg Burmester  
Elektronikabteilung TKE  
Technische Infrastruktur  
Jülich 8.04.2019

Helmholtz-Zentrum  
Geesthacht  
Zentrum für Material- und Küstenforschung

## AUFBAU

Gleicher Aufbau für 3P+N System und klassischer Verteilung

Helmholtz-Zentrum  
Geesthacht  
Zentrum für Material- und Küstenforschung



- Sicherungskasten
- Lasten
- Einspeisung
- Spulen
  - Schaltschranktraverse „Simulation“ vertikal
  - Schaltschranktraverse „Simulation“ horizontal
- Schukosteckdose für Frequenzumformer

## AUFBAU KLASISCH

Sicherungskasten 3P mit getrennter Leiterführung

Helmholtz-Zentrum  
Geesthacht  
Zentrum für Material- und Küstenforschung



TKE 2019

3

## AUFBAU KLASISCH

Sicherungskasten 3P mit getrennter Leiterführung

Helmholtz-Zentrum  
Geesthacht  
Zentrum für Material- und Küstenforschung



TKE 2019

4

## INDUZIERTE STRÖME

Schalschrank Traversen

Helmholtz-Zentrum  
Geesthacht  
Zentrum für Material- und Küstenforschung

Klassisch



2,7 mA

3P+N



0,8 mA

## INDUZIERTE STRÖME

Schalschrank Traversen

Helmholtz-Zentrum  
Geesthacht  
Zentrum für Material- und Küstenforschung

Klassisch



3,7 mA

3P+N



1,8 mA

TKE 2019

5

6

## INDUZIERTE STRÖME

Schalschrank Traversen

Helmholtz-Zentrum  
Geesthacht  
Zentrum für Material- und Küstenforschung

Klassisch



46,4 mA

3P+N



18,3 mA

## INDUZIERTE STRÖME

Schalschrank Traversen

Helmholtz-Zentrum  
Geesthacht  
Zentrum für Material- und Küstenforschung

Klassisch



37,9 mA

3P+N



30,2 mA

TKE 2019

7

8

## INDUZIERTE STRÖME


Schaltschrank Traversen

Helmholtz-Zentrum  
Geesthacht  
Zentrum für Material- und Küstenforschung

### Schlecht aufgebaute Niederspannungshauptverteilung



4.48 A



2,46 A

Wo fließen diese Ströme hin?

Diese Störströme müssen vermieden werden!

TKE 2019

9

## LEITUNGSGBUNDENE STÖRUNGEN

Netznachbildung

Helmholtz-Zentrum  
Geesthacht  
Zentrum für Material- und Küstenforschung

### Messung der leitungsgebundenen Störungen



TKE 2019

150kHz-30MHz

- Messung von L1, L2, L3 and N
- Frequenzbereich 150kHz – 30 MHz


10

## LEITUNGSGBUNDENE STÖRUNGEN


Messung an L1

Helmholtz-Zentrum  
Geesthacht  
Zentrum für Material- und Küstenforschung

### Klassisch



### 3P+N



123  
Date: 19.OCT.2018 10:49:05

123  
Date: 31.AUG.2018 09:16:13

- Grün: Nullmessung
- Gelb: Alle Verbraucher eingeschaltet

TKE 2019


11

## LEITUNGSGBUNDENE STÖRUNGEN


Messung an L2

Helmholtz-Zentrum  
Geesthacht  
Zentrum für Material- und Küstenforschung

### Klassisch



### 3P+N



123  
Date: 19.OCT.2018 10:50:43

123  
Date: 31.AUG.2018 09:17:15

- Grün: Nullmessung
- Gelb: Alle Verbraucher eingeschaltet

TKE 2019


12

## LEITUNGSGBUNDENE STÖRUNGEN


Messung an L3

Helmholtz-Zentrum  
Geesthacht  
Zentrum für Material- und Küstenforschung

### Klassisch



### 3P+N



123  
Date: 19.OCT.2018 10:54:50

123  
Date: 31.AUG.2018 09:18:12

- Grün: Nullmessung
- Gelb: Alle Verbraucher eingeschaltet

TKE 2019


13

## LEITUNGSGBUNDENE STÖRUNGEN


Messung an N

Helmholtz-Zentrum  
Geesthacht  
Zentrum für Material- und Küstenforschung

### Klassisch



### 3P+N



123  
Date: 19.OCT.2018 10:56:23

123  
Date: 31.AUG.2018 09:19:09

- Grün: Nullmessung
- Gelb: Alle Verbraucher eingeschaltet

TKE 2019

14

## MAGNETFELDMESSUNG

### Messequipment

Helmholtz-Zentrum  
Geesthacht  
Zentrum für Material- und Küstenforschung

Aaronia Spectran NF5035



0Hz-30MHz

- Grün: Nullmessung
- Gelb: Alle Verbraucher eingeschaltet

TKE 2019


15

## MAGNETFELD ÜBER ZULEITUNG

### Alle Verbraucher eingeschaltet

Helmholtz-Zentrum  
Geesthacht  
Zentrum für Material- und Küstenforschung

Frequenzbereich 50-2000Hz



**klassische:** 9000nT Startwert  
hohe Oberwellen

**3P+N:** 3750nT Startwert  
niedrige Oberwellen

TKE 2019


16

## MAGNETFELD NACH HAUPTSCHALTER

Alle Verbraucher eingeschaltet

Helmholtz-Zentrum  
Geesthacht  
Zentrum für Material- und Küstenforschung

### Frequenzbereich 35-65Hz



**klassische 260nT Maximum**

**3P+N: 130nT Maximum**

TKE 2019


17

## MAGNETFELD NACH RCD1

Alle Verbraucher eingeschaltet

Helmholtz-Zentrum  
Geesthacht  
Zentrum für Material- und Küstenforschung

### Frequenzbereich 35-65Hz



**klassisch 7000nT Maximum**

**3P+N: 3250nT Maximum**

TKE 2019


18

## MAGNETFELD NACH LAST 1


Alle Verbraucher eingeschaltet

Helmholtz-Zentrum  
Geesthacht  
Zentrum für Material- und Küstenforschung

Frequenzbereich 35-65Hz



**klassisch 4000nT Maximum**



**3P+N: 1800nT Maximum**

TKE 2019

19

## MAGNETFELD NACH LAST 2


Alle Verbraucher eingeschaltet

Helmholtz-Zentrum  
Geesthacht  
Zentrum für Material- und Küstenforschung

Frequenzbereich 35-65Hz



**klassisch 3700nT Maximum**



**3P+N: 1280nT Maximum**


TKE 2019

20

## MAGNETFELD RECHTS ABSTAND 0,5M Alle Verbraucher eingeschaltet

Helmholtz-Zentrum  
Geesthacht  
Zentrum für Material- und Küstenforschung

Frequenzbereich 35-65Hz



**klassisch 80nT Maximum**



**3P+N: 35nT Maximum**


TKE 2019

21


## MAGNETFELD LINKS ABSTAND 0,5M Alle Verbraucher eingeschaltet

Helmholtz-Zentrum  
Geesthacht  
Zentrum für Material- und Küstenforschung

Frequenzbereich 35-65Hz



**klassisch 65nT Maximum**



**3P+N: 30nT Maximum**

TKE 2019



22

## MAGNETFELD VORNE ABSTAND 1M

## Alle Verbraucher eingeschaltet



## Frequenzbereich 35-65Hz



## **klassisch 70nT Maximum**

## 3P+N: 27nT Maximum

TKE 2019



## VERSCHIEDENE LASTEN

## Messung über Sicherung



## klassisch



Last: FU

402,9 μT

3P+N



Last: FU

285,8 мт

## Last: Lampe

5,53 μT

Last: Lampe

2,891µT

TKE 2019



## SCHALTSCHRANKAUFBAU

Fehler die gemacht werden (warum auch immer)

Helmholtz-Zentrum  
Geesthacht  
Zentrum für Material- und Küstenforschung



- Kein EMV-Schalschrank
- Fenster nicht in EMV-Ausführung
- Keine EMV-Durchführungen
- Schirm nicht angeschlossen
- Erdungsschrauben nicht benutzt
- PE nicht angeschlossen


TKE 2019

25

## SCHALTSCHRANKAUFBAU

Es geht auch anders und vorbildlich

Helmholtz-Zentrum  
Geesthacht  
Zentrum für Material- und Küstenforschung



- EMV-Schalschrank
- kein Fenster
- EMV-Durchführungen
- Schirm angeschlossen
- Erdungsschrauben benutzt
- PE angeschlossen

TKE 2019

26

## LEITERFÜHRUNG

L und N sehr dicht beieinander


Helmholtz-Zentrum  
Geesthacht  
Zentrum für Material- und Küstenforschung



**3P+N Stromschiene**



**3P+N Vertikale Phasenschiene**



TKE 2019

27



## NETZFILTER

Netzrückwirkung

Helmholtz-Zentrum  
Geesthacht  
Zentrum für Material- und Küstenforschung

### Richtige Montage

- Flächiger Kontakt zum Gehäuse
- Kurze geschirmte Zuleitung
- Schirm mit Filtergehäuse verbunden, flächig
- Richtigen Filter wählen
- Nach N filtern
- PE sauber halten




TKE 2019

28

## SENSITIVE MESSELEKTRONIK

### Störungen

Helmholtz-Zentrum  
Geesthacht  
Zentrum für Material- und Küstenforschung



- Störungen
- So sollte es eigentlich aussehen
- Störquelle und –senke dicht zusammen

TKE 2019

29

## INFOS

### EMV

Helmholtz-Zentrum  
Geesthacht  
Zentrum für Material- und Küstenforschung

- DEMVT <https://www.demvt.de>
- Sachverständige <https://www.sv-otto.de/>
- Diverse Leitfäden im Netz (Firmen)
- VDE
- emv\_pocket\_guide  
ZVEI Zentrum

Störquellen schon im Ansatz  
eliminieren

TKE 2019

30

## KONSEQUENTER EMV GERECHTER AUFBAU

Störungen werden erheblich minimiert





Zentrum für Material- und Küstenforschung

### Wichtig:

- Störungen minimieren
  - L+N dicht beieinander führen
  - Verdrillen (Magnetfelder kompensieren sich)
  - Konsequent und richtig schirmen
  - EMV-Schränke verwenden
  - PE-anschließen
  - Erdschleifen vermeiden
  - ...

Vielen Dank für ihre  
Aufmerksamkeit



Gerade bei langen Meßzeiten bzw. tiefen Frequenzen ist die erste Voraussetzung, ein gleichmäßiges Störspektrum, oft nicht erfüllt. Bei tiefen Frequenzen ist ein 1/f-Rauschspektrum häufig anzutreffen.




Figure 26. RTI Voltage Noise Spectral Density vs. Frequency




Figure 28. Current Noise Spectral Density vs. Frequency

Rauschspektren vom Instrumentationsverstärker AD8429

$$U = \sqrt{4 \cdot k_b \cdot T \cdot B \cdot R} \quad \text{Thermische Leerlauf-Rauschspannung}$$

- weniger bekannt: NI als Noise Index für zusätzliches 1/f-Rauschen
- ist abhängig von der am Widerstand angelegten Gleichspannung U
  - ist definiert in dB pro  $\mu\text{V}$  Rauschspannung über eine Frequenzdekade pro Volt Gleichspannung
  - gute Werte liegen bei < -30 dB

$$\int_{f_1}^{10 \cdot f_1} \frac{C}{f} df = C \cdot \ln(10) \quad \text{ist unabhängig von der absoluten Frequenz } f_1$$

$$NI_L = 10^{\frac{NI}{20 \cdot \text{dB}}} \cdot \frac{\mu\text{V}}{\text{V}} \quad \text{linearer Rauschindex}$$

daraus ergeben sich folgende Formeln:

$$P_I = \int \frac{K_I}{f} \cdot P_{DC} df$$

Rauschleistung vom 1/f-Rauschen mit

$$K_I = \frac{N_L^2}{\ln(10)} \quad P_{DC} = \frac{U^2}{R}$$


$$u_N = \sqrt{4 \cdot k_b \cdot T \cdot R \cdot (f_2 - f_1) + K_I \cdot U^2 \cdot \ln\left(\frac{f_2}{f_1}\right)} \quad \text{gesamte Leerlauf-Rauschspannung}$$

$$f_{NI} = \frac{K_I \cdot P_{DC}}{4 \cdot k_b \cdot T}$$

3 dB-Frequenz vom 1/f-Rauschen



$$u_N = \sqrt{4 \cdot k_b \cdot T \cdot R \cdot \int_{f_1}^{f_2} 1 + \frac{f_{NI}}{f} df} \quad \text{gesamte Leerlauf-Rauschspannung}$$


Rauschspannungsspektrum:  $S(f) = \sqrt{4 \cdot k_b \cdot T \cdot R \cdot \left(1 + \frac{f_{NI}}{f}\right)}$



Beispiel für  
NI = -40 dB;  
U = 5 V und  
R = 350 Ω

$$f \ll f_{NI}: \quad S(f) = U \cdot \sqrt{\frac{K_I}{f}} \quad \text{unabhängig vom Widerstand!}$$






Seite 9

DRESDEN concept  HZDR

Mitglied der Helmholtz-Gemeinschaft

Dr. Andree Büchner | Zentralabteilung Forschungstechnik / FWFE | [www.hzdr.de](http://www.hzdr.de)



Seite 10

DRESDEN concept  HZDR

Mitglied der Helmholtz-Gemeinschaft

Dr. Andree Büchner | Zentralabteilung Forschungstechnik / FWFE | [www.hzdr.de](http://www.hzdr.de)

Serie	Widerstand	Spannung	P	$f_{NI}$	$NI_L$	NI
	[kΩ]	[V]	[mW]	[Hz]	[μV/V]	[dB]
Panasonic ERA3A 0603 0,1%	10	5	2,5	2,34	5,98E-03	-44,5
Susumu RG1608 0603 0,1%	10	5	2,5	18,53	1,68E-02	-35,5
Panasonic ERA3A 0805 0,1%	10	5	2,5	0,13	1,40E-03	-57,0
No Name Dickschicht 0603	10	5	2,5	10400	4,00E-01	-8,0
No Name Dickschicht 0603	10	0,5	0,025	98,82	3,90E-01	-8,2
Panasonic ERA3A 0603 0,1%	350	5	0,071	0,21	1,06E-02	-39,5
Panasonic ERA3A 0603 0,1%	0,2 + 0,15	5	71,4	6,72	1,90E-03	-54,4
Vishay SMR1D	0,35	5	71,4	--	--	--

#### Vishay SMR1D:

„High Precision Bulk Metal® Foil Molded Surface Mount Resistor“

- Temperature coefficient of resistance (TCR):  
± 2 ppm°C typical (- 55 °C to + 125 °C, + 25 °C ref.)
- Tolerance: to ± 0.01 %
- Current noise: - 40 dB
- Voltage coefficient: < 0.1 ppm/V
- Load life stability: ± 0.005 % (70 °C, 2000 h at rated power)
- Power rating: to 600 mW at 70 °C



#### Achtung!

Der Einfluß der Temperatur ist erheblich und ist de facto nicht vom 1/f-Rauschen zu unterscheiden!

Bei konstantem Strom gilt  $\Delta U = U_{DC} * \Delta \delta * TK$

Bsp.:  $U_{DC} = 5 \text{ V}$ ;  $\Delta \delta = 0,1^\circ\text{C}$ ;  $TK = 2 \text{ ppm/K} \rightarrow \Delta U = 1 \mu\text{V}$

Alle rauscharmen Widerstände haben auch einen kleinen TK!

Das Spektrum vom Temperaturverlauf soll auch eine 1/f-Form haben:

“A typical non controlled thermal environment (eg. a laboratory) may have the following temperature characteristics (taken from real data):

0.2K/VHz at  $10^{-3}\text{Hz}$   
0.07K/VHz at  $10^{-2}\text{Hz}$   
0.01K/VHz at  $10^{-1}\text{Hz}$ ”



Averaging im Zeitbereich über T:

$$\text{Frequenzgang } G(f) = \frac{\sin(\pi \cdot f \cdot T)}{\pi \cdot f \cdot T} \quad \text{mit } T = \frac{1}{f_1}$$

$$\int_{f_1}^{f_2} \frac{1}{f} \cdot \left( \frac{\sin\left(\pi \cdot \frac{f}{f_1}\right)}{\pi \cdot \frac{f}{f_1}} \right)^2 df \quad \begin{array}{l} \text{Integral über } 1/f \text{ und Averaging-Frequenz-} \\ \text{gang ist konstant - unabhängig von den} \\ \text{Integrationsgrenzen } f_1 \text{ und } f_2! \end{array}$$

$$\int_{f_1}^{f_2} \frac{\cos\left(2 \cdot \pi \cdot \frac{f}{f_1}\right)}{f} df \quad \begin{array}{l} \text{Vereinfachung für } f_2 \text{ als ganzzahliges} \\ \text{Vielfaches von } f_1 \end{array}$$




### Reales System mit weißem und 1/f-Rauschen

$$P_N(T) = \int_{\frac{1}{T}}^{f_2} \left( 1 + \frac{f_N}{f} \right) df \quad \begin{array}{l} \text{Rauschleistung ohne Averaging} \end{array}$$

$$P_{NA}(T) = \int_{\frac{1}{T}}^{f_2} \left( 1 + \frac{f_N}{f} \right) \cdot \left( \frac{\sin(\pi \cdot f \cdot T)}{\pi \cdot f \cdot T} \right)^2 df \quad \begin{array}{l} \text{Rauschleistung mit Averaging} \end{array}$$



Beispielrechnungen für  $f_N = 100 \text{ Hz}$



Seite 15

DRESDEN concept  HZDR

Mitglied der Helmholtz-Gemeinschaft

Dr. Andree Büchner | Zentralabteilung Forschungstechnik / FWEE | [www.hzdr.de](http://www.hzdr.de)

Signal-Rauschabstand bezogen auf den maximalen Signal-Rauschabstand



SN [dB]	10	9	8	7	6	5	4	3	2	1
$T * f_N$	0,24	0,31	0,40	0,53	0,72	0,99	1,42	2,15	3,67	8,22


Es macht wenig Sinn, länger als  $5/f_N$  zu messen und zu mitteln!

Seite 16

DRESDEN concept  HZDR

Mitglied der Helmholtz-Gemeinschaft

Dr. Andree Büchner | Zentralabteilung Forschungstechnik / FWEE | [www.hzdr.de](http://www.hzdr.de)



Rausch rmste Instrumentationsverst rker f r tiefe Frequenzen (0,01 ... 1 Hz)  
(berechnet nach Datenblattwerten)

$v = 501$		
$R = 100 \text{ k}\Omega$ :	INA188 $F = 3,61 \text{ dB}$	Parallelschaltung bringt nichts
$R = 10 \text{ k}\Omega$ :	INA188 $F = 3,35 \text{ dB}$	$2 \cdot \text{INA188}: F = 2,47 \text{ dB}$ $3 \cdot \text{INA188}: F = 2,32 \text{ dB}$
$R = 1 \text{ k}\Omega$ :	INA188 $F = 10,59 \text{ dB}$	$2 \cdot \text{INA188}: F = 7,95 \text{ dB}$ $3 \cdot \text{INA188}: F = 6,54 \text{ dB}$ $4 \cdot \text{INA188}: F = 5,63 \text{ dB}$
$R = 100 \Omega$ :	AD8429 $F = 16,10 \text{ dB}$	$2 \cdot \text{AD8429}: F = 14,99 \text{ dB}$
<u>0,01 Hz ... 10 Hz:</u>		
$R = 100 \text{ k}\Omega$ :	AMP01 $F = 1,35 \text{ dB}$	Parallelschaltung bringt nichts
$R = 10 \text{ k}\Omega$ :	INA828 $F = 1,88 \text{ dB}$	$3 \cdot \text{INA828}: F = 1,27 \text{ dB}$
$R = 1 \text{ k}\Omega$ :	AD8421 $F = 5,01 \text{ dB}$	$3 \cdot \text{AD8421}: F = 2,59 \text{ dB}$ $4 \cdot \text{AD8421}: F = 2,23 \text{ dB}$
$R = 100 \Omega$ :	AD8429 $F = 8,69 \text{ dB}$	$2 \cdot \text{AD8429}: F = 7,64 \text{ dB}$

DRESDEN concept HZDR  
Mitglied der Helmholtz-Gemeinschaft  
Dr. Andree B chner | Zentralabteilung Forschungstechnik | FWFE | www.hzdr.de

Literatur:

„Signal- und Rauschanalyse mit Quellenverschiebung“; Zwick,A. et al.  
ISBN 978 -3-642-54036-3

„Resistor Current Noise Measurements“; Seifert, F.  
<https://dcc.ligo.org/LIGO-T0900200/public>

„Op-Amp Noise Test Results“; Hoyland, D.  
<https://dcc.ligo.org/LIGO-T1600206/public>



### IS 1/f NOISE INFINITE AT DC?

$$V_n = \sqrt{K \ln \frac{f_H}{f_L}}$$

$$V_{nA} (0.1\text{Hz to } 10\text{Hz}) = \sqrt{K \ln \frac{10}{0.1}}$$

$$\left. \frac{1}{\text{Age Of The Universe}} \right\} \frac{V_{nB} (10^{-18}\text{Hz to } 10\text{Hz})}{V_{nA}} = \sqrt{K \ln \frac{10}{10^{-18}}} = 3.08!!$$

$$\frac{V_{nB}}{V_{nA}} = \frac{\sqrt{K \ln 10^{19}}}{\sqrt{K \ln 10^2}} = 3.08!!$$

∴ If you wait forever, the noise is only 3 times more.

**MAXIM**

What does "1/f" say about noise at very low frequencies, like DC? Does noise reach infinity as f approaches 0? Not quite, as the equations for  $V_n$  show. The ratio between noise in a 0.1Hz to 10Hz band and a  $10^{-18}$ Hz to 10Hz band is compared.  $10^{-18}$ Hz is chosen as the reciprocal of the age of the universe, i.e. 1/forever. As can be seen the noise in the "forever" band is only 3.08 times large, and is not infinite.

Kniel macht den Unterschied



## Stromversorgungen



Netzteile mit integrierter Intelligenz



Firmenvorstellung



## Seit 44 Jahren Kniel

- Wo kommen wir her?
- Was können wir?
- Wer sind unsere Kunden ?

C. Vief                    Kniel System-Electronic GmbH - Kurzheckweg 8 - 76187 Karlsruhe                    www.kniel.de

## Kniel Vorteile



- Garantie
- Ausfallrate
- EMV
- Kundenspezifisch
- Nah am Kunden
- ...

C. Vief

Kniel System-Electronic GmbH - Kurzheckweg 8 - 76187 Karlsruhe

[www.kniel.de](http://www.kniel.de)

## Custom solutions



C. Vief

Kniel System-Electronic GmbH - Kurzheckweg 8 - 76187 Karlsruhe

[www.kniel.de](http://www.kniel.de)

## Produktspektrum



- Schaltungstopologien
- Festspannung
- Programmierbar Analog/Digital
- Montagearten
- Kundenspezifisch

C. Vief


Kniel System-Electronic GmbH - Kurzheckweg 8 - 76187 Karlsruhe

[www.kniel.de](http://www.kniel.de)

## Energy Digital



Digital programmierbar U / I / P



C. Vief

Kniel System-Electronic GmbH - Kurzheckweg 8 - 76187 Karlsruhe


[www.kniel.de](http://www.kniel.de)

# ENERGY DIGITAL Serien



- Standard / Fast
- Leistungsbereich
- Montage
- Potentialtrennung
- Schnittstellen
- Soft-/ Hardwaretrigger
- Redundante Abschaltung

C. Vief Kniel System-Electronic GmbH - Kurzheckweg 8 - 76187 Karlsruhe www.kniel.de



## Statuses & Error

The screenshot shows the KNIEL software interface for configuration and monitoring. The top section, "Status logic", includes sections for CV (voltage control), CC (current control), CP (power control), and VF (Voltage Fail). The VF section displays a graph of voltage over time with a threshold band highlighted. The bottom section, "Error logic", shows set thresholds for OS1-V:TH1-SET (36,750 V), OS1-V:TH2-SET (36,750 V), OS1-C:TH1-SET (17,850 A), and OS1-C:TH2-SET (17,850 A). It also includes logic and delay configurations for fault detection.

C. Vief Kniel System-Electronic GmbH - Kurzheckweg 8 - 76187 Karlsruhe www.kniel.de

## 50 Memory banks on board

The screenshot shows a table of memory bank parameters. The columns are labeled SB, SV, SC, SP, OS1:V-MIN, OS1:V-MAX, OS1:C-MIN, OS1:C-MAX, OS1:P-MIN, OS1:P-MAX, OS1:VSLB:INCR, OS1:VSLB:DECR, OS1:CSLB:INCR, and OS1:CSLB:DECR. The table contains 14 rows of data, with row 13 highlighted in blue.


SB	SV	SC	SP	OS1:V-MIN	OS1:V-MAX	OS1:C-MIN	OS1:C-MAX	OS1:P-MIN	OS1:P-MAX	OS1:VSLB:INCR	OS1:VSLB:DECR	OS1:CSLB:INCR	OS1:CSLB:DECR
0	35.000	17.000	19.965	0.000	35.000	0.000	17.000	0.000	408.000	0.000	0.000	0.000	0.000
1	0.000	17.000	408.000	0.000	35.000	0.000	17.000	0.000	408.000	0.000	0.000	0.000	0.000
2	0.000	17.000	408.000	0.000	35.000	0.000	17.000	0.000	408.000	0.000	0.000	0.000	0.000
3	0.000	17.000	408.000	0.000	35.000	0.000	17.000	0.000	408.000	0.000	0.000	0.000	0.000
4	0.000	17.000	408.000	0.000	35.000	0.000	17.000	0.000	408.000	0.000	0.000	0.000	0.000
5	0.000	17.000	408.000	0.000	35.000	0.000	17.000	0.000	408.000	0.000	0.000	0.000	0.000
6	0.000	17.000	408.000	0.000	35.000	0.000	17.000	0.000	408.000	0.000	0.000	0.000	0.000
7	0.000	17.000	408.000	0.000	35.000	0.000	17.000	0.000	408.000	0.000	0.000	0.000	0.000
8	0.000	17.000	408.000	0.000	35.000	0.000	17.000	0.000	408.000	0.000	0.000	0.000	0.000
9	0.000	17.000	408.000	0.000	35.000	0.000	17.000	0.000	408.000	0.000	0.000	0.000	0.000
10	0.000	17.000	408.000	0.000	35.000	0.000	17.000	0.000	408.000	0.000	0.000	0.000	0.000
11	6.000	17.000	408.000	0.000	35.000	0.000	17.000	0.000	408.000	0.000	0.000	0.000	0.000
12	10.000	17.000	408.000	0.000	35.000	0.000	17.000	0.000	408.000	0.000	0.000	0.000	0.000
13	15.000	17.000	408.000	0.000	35.000	0.000	17.000	0.000	408.000	0.000	0.000	0.000	0.000

C. Vief Kniel System-Electronic GmbH - Kurzheckweg 8 - 76187 Karlsruhe www.kniel.de

## Prüfzyklen via Sequenzen



- Zeit oder Ereigniss-gesteuert
- Min. Stepzeit 1 msec
- Bis zu 100 Steps




C. Vief Kniel System-Electronic GmbH - Kurzheckweg 8 - 76187 Karlsruhe www.kniel.de



## Fast Versionen




- 0 auf Max und Max auf ~0 in < 1 msec



C. Vief Kniel System-Electronic GmbH - Kurzheckweg 8 - 76187 Karlsruhe www.kniel.de







## MTCA and MTCA.4 Developments for Large Scale European Accelerators



### Outline

#### XFEL

- SIS8300-L2/DWC8300 LLRF

#### ESS


- SIS8300-KU/DWCx LLRF and BPM  
AXI based Firmware Framework

#### FAIR

- SIS8800/SIS8980 Scaler/Discriminator LASSIE
- SIS8864 Digital I/O AMC Generic
- SIS8300-KU/DS8VM1 UNILAC LLRF (CERN SPS)
- SIS8160/SFMC01 FMC Carrier/Digitizer FMC FCT


→ [Worldwide MTCA community](#)

## LLRF (Low Level Radio Frequency) IF Sampling Scheme




from thesis Karol Suchecki


## Multi Cavity Vector Sum based LLRF Control Loop



from thesis Karol Suchecki



## LLRF “Cluster” for “string of cavities”



## SIS8300-L/L2



## SIS8300-L2 Digitizer Properties


- MTCA.4
- 4 lane PCI Express
- 10 channels 125 MS/s 16-bit ADC
- 10 MS/s to 125 MS/s per channel
- AC and DC input stage
- two 250 MS/s 16-bit DACs for fast feedback implementation
- high precision, flexible clock distribution logic
- Internal, front panel, RTM and backplane clock sources
- Programmable delay of twin ADC groups
- Gigabit Link Port implementation to backplane
- Double SFP cage for high speed system interconnects
- XC6VLX130T-2FFG1156C FPGA
- 4 x 4 GBit DDR3 Sample Memory
- additional point to point links over backplane
- In field firmware upgrade
- DESY MMC1.0

## DWC8300/DWC10 Downconverter RTM


- 10 channel downconverter
- 1 to 4 GHz
- FP and RF backplane
- 1.3, 3.0 and 3.9 GHz units shipped



Under license of DESY




## ESS Accelerator Layout



Source: <https://europeanspallationsource.se/accelerator/how-it-works>

- 1 RFQ
- 3 Pillbox buncher cavities in MEBT
- 5 Drift Tube Linac sections
- 26 Superconducting spoke cavities
- 36 Superconducting medium-β cavities
- 84 Superconducting high-β cavities

## SIS8300-x/DWC8VM1 as single cavity LLRF solution covering 350 MHz to 6 GHz



Current combination: SIS8300-KU Kintex Ultrascale Digitizer and DWC8VM1

## DWC8VM1 8 Channel Downconverter One Channel Vectormodulator\*

Model	f <sub>min</sub> in MHz	f <sub>max</sub> in MHz
DWC8VM1LF	350	500
DWC8VM1	500	3500
DWC8VM1HF	3500	6000

DWC8VM1 Overview Table



\*under license from DESY


## DWC8VM1 Properties

- MTCA.4 RTM Implementation
- 8 Channels Downconverter
- 350 MHz - 6 GHz (3 different types)
- 8 Channel FBM Multi Coax. Connector (CH1 to CH8)
- 2 Auxilliary Channels
- One Channel Vector Modulator
- VM Output 50 MHz to 6 GHz
- SMA Vector Modulator Output
- Various Intermediate Frequencies
- Switchable Front End Attenuators
- LO Clock From Front Panel or RF Backplane
- LO Power Level Monitor
- Interlock Scheme
- I2C Support
- Zone 3 Class A1.1 compatible

## DWCx @ ESS

- DWC8VMLF 352 MHz for low energy part
- DWC8VM1 704 MHz for high energy part
- DWC10LF for Beam Position Monitor (BPM)

## SIS8300-KU versus L2 changes





## SIS8300-KU Properties


- 10 Channels 125 MS/s 16-bit ADC (250 MS/s 14-bit ADC version available also)
- 10 MS/s to 125 MS/s Per Channel Sampling Speed
- AC or DC Input Stage
- Internal, Front Panel, RTM and Backplane Clock Sources
- Two 16-bit 250 MS/s DACs for Fast Feedback Implementation
- High Precision Clock Distribution Circuitry
- Programmable Delay of Dual Channel Digitizer Groups
- Multi Gigabit Link Port Implementation to Backplane
- Twin SFP+ Card Cage for High Speed System Interconnects
- White Rabbit Clock Option for SFP+ Ports
- Two RJ45 Connectors (One Clock + 3 Data or 4 Data In/Out)
- XCKU040-1FFVA1156C Kintex Ultrascale FPGA
- 2 GByte DDR4 Memory (flexible partitioning scheme)
- 4 lane PCI Express Gen3 Connectivity
- Dual boot
- MMC1.0 under DESY license LV91
- In Field Firmware Upgrade Support
- Zone 3 class A1.0, A1.0C or A1.1CO Compatible

## SIS8300-KU AXI Based VIVADO Project

- Cooperation Lund University/ESS/Struck
- To Meet ESS/ERIC Firmware Specs
- ESS Version → COSYLAB EPICS
- Struck Version available to all users



## Large Analog Signal and Scaling Information Environment (LASSIE)



## SIS8800 Multi Purpose Scaler

### Functionality

- MTCA.4 AMC
- 4 Lane PCI Express connectivity
- XC6VLX130T-2FFG1156C Xilinx
- Dual boot
- Redundant PCIe implementation
- 2 GByte DDR3 memory
- 16 front inputs NIM or TTL/LEMO, TTL,ECL or LVDS/flat cable
- 200 MHz count rate (NIM/ECL)
- 4 control in-/4 control front outputs
- Zone 3 Class D1.1 compatible
- MMC 1.0 under DESY license LV91



→ good fit for SRI (Synchrotron Radiation Instrumentation) also

## SIS8890 Discriminator RTM for SIS8800 Multi Purpose Scaler

### Functionality

- MTCA.4 RTM
- 16 Discriminator Inputs, Connector Type MMCX
- Leading Edge
- $50\ \Omega$  Input Termination
- 14 Bit Threshold DAC for each Channel, 0.4 mV/Step
- 16 Outputs to Zone 3 (to Scalers on SIS8800)
- 16 Front Outputs, Connector Type MMCX
- Programmable Pulse Width 10 ns -250
- Zone 3 Class D1.1 Compatible
- MMC1.0 Compatible

## SIS8980 in NIM/MMCX Configuration



## SIS8864 64 channel LVTTL Digital I/O AMC


- Machine cycle dependent & generic output pattern with digital input
- Alternative to OHWR FMC carrier and two I/O FMC's
- Ready to run firmware
- Application specific firmware adaptations




## SIS8864 64 channel LVTTL Digital I/O AMC Properties

- AMC with Double Width Mid-Size form factor
- Xilinx XC7A15T-2FGG484C Artix-7 FPGA
- Single lane PCI Express Gen2 Interface
- 1 AMC Port GbE
- 2 AMC Ports Point-to-Point Serial Link
- 4 AMC Ports MLVDS (8 MLVDS lines)
- 2 Front panel 32 data I/O: Mini D Ribbon (MDR) (TTL/LVTTL)
- I/O direction programmable in 8-Bit Groups
- 1 Front panel control Input: LEMO (TTL/LVTTL)
- 1 Front panel control Output: LEMO (LVTTL)
- In field firmware upgrade capability
- Module Management Controller ATxmega128A1U, IPMB-L interface
- DESY MMC1.0 (under LV 91)


## Typical FAIR SIS8864 Digital I/O Use Case



## SIS8864 Digital I/O Firmware Detail Event Receiver/MLVDS → Pattern Memory



## SIS8300-KU/DS8VM1 as single cavity LLRF solution covering 5 MHz to 500 MHz




## DS8VM1 8 Channel Direct Sampling One channel vectormodulator\*

SIS8300-KU/DS8VM1  
as single cavity LLRF solution  
covering 5 MHz to 500 MHz  
UNILAC: 108.4 MHz  
Undersampling at 86.7 MSPS



\*under license from DESY

## DS8VM1 GSI 108 MHz Input Filter and Input Response





Jens Zappai et. al. LLRF2017 P12  
A MTCA.4 BASED DIGITAL LLRF SYSTEM FOR THE GSI UNILAC

## FAIR FCT Application (Fast Current Transformer)

- Test System with SIS3350 500 MSPS 12-bit VME Digitizer
- Development of new MTCA FMC Carrier and 2.5 GSPS 14-bit Digitizer FMC

## Measurements in the SIS 18. Setup (courtesy GSI)




## SIS8160 Dual FMC Carrier AMC



- 4-lane PCI Express Gen3 Connectivity
- Xilinx XCKU40- or XCKU060-1FFVA1156C Kintex Ultrascale FPGA
- Dual Boot
- Front Panel MMCX Clock Input
- Front Panel MMCX Digital In-/Output (HW Configuration)
- Point to Point Links
- 4 MLVDS µTCA Ports (AMC Ports 17-20) → 8 MLVDS lines
- 2 HPC FMC Sites
- Variable FMC VADJ (1,0V - 1,8V)
- Low Jitter Clock Generation and Management
- 2 x 2 GByte DDR4 Memory with two Memory Controllers
- White Rabbit Option (over FMC 2)
- Stand Alone Operation Option
- MMC1.0 under DESY LV91


## SIS8160 Block Diagram



## Technical Aspect I: Backdrilled Vias

Decreasing via stub length by backdrilling significantly reduces a particularly problematic form of signal distortion called deterministic jitter. Because Bit Error Rate (BER) is strongly dependent on deterministic jitter, any reduction in deterministic jitter by backdrilling will significantly reduce the overall BER of the interconnect – often by many orders of magnitude. Other key advantages to backdrilling PTH vias include less signal attenuation due to improved impedance matching, increased channel bandwidth, reduced EMI/ EMC radiation from the stub end, reduced excitation of resonance modes and reduced via-to-via crosstalk.

**24 (12 pairs) backdrilled vias for 4 PCIe lanes  
JESD routed without backdrilling requirements  
tradeoff: size (rest ring plus 200 µm)**



Drawing source: [www.multi-circuit-boards.eu](http://www.multi-circuit-boards.eu)  
Text source: [www.sanmina.com](http://www.sanmina.com)

## Technical Aspect II: PCB Layer Stack

Layer Stack SIS8160		CU Aufgabe Verwendung	PP = Prepreg LA = Laminat	Mat.-Bez.	Style / Dicke	Copper Coverage %	berechnete verpresste Starke(µm)	Rx
Layer / Kerne	/Prepreg							
18+37 galv. Cu	L1	Cu-Folie	Signal				20	
1980		Prepreg		Megtron PP R-5670	1080 / 76µ		52	
Core 100um + 35um CU	L2	Cu	Powerplane				78	71,5
	L3	Cu	Powerplane				78	32
3313		Prepreg		Megtron PP R-5670	3313 / 106µ		93,4	
Core 100um + 18um CU	L4	Cu	Signal				43	15
	L5	Cu	Signal				42	100
3313		Prepreg		Megtron PP R-5670	3313 / 106µ		95,4	
Core 100um + 18um CU	L6	Cu	Powerplane				77	15
	L7	Cu	Powerplane				42	100
3313		Prepreg		Megtron PP R-5670	3313 / 106µ		90,4	
Core 100um + 18um CU	L8	Cu	Signal				43	15
	L9	Cu	Powerplane				46	100
3313		Prepreg		Megtron PP R-5670	3313 / 106µ		95,9	
Core 100um + 18um CU	L10	Cu	Signal				41	15
	L11	Cu	Signal				42	100
3313		Prepreg		Megtron PP R-5670	3313 / 106µ		92,9	
Core 100um + 35um CU	L12	Cu	Powerplane				78	32
	L13	Cu	Powerplane				78	100
1980		Prepreg		Megtron PP R-5670	1080 / 76µ		71,5	
18+37 galv. Cu	L14	Cu-Folie	Signal				52	
		Lötstop					20	
							1604	
							variable	

Megtron 6 layers because of Gen3  
PCIe and JESD speeds


8 signal, 6 power layers

Limited number of PCB foundries with  
sufficient capabilities

Measured thickness of prototype batch  
1.58 mm versus calculated value of  
1.60 mm (excellent match)

## SFMC01


### 2 Channel 2.5 GSPS 14-Bit




- Single width, 10mm stacking height, air cooled commercial grade HPC FMC Module
- Analog front-end factory configurable for DC- or AC (Balun) input coupling
- Up to 5 GHz AC Analog BW
- Up to 1 GHz DC Analog BW
- Dual channel 14-Bit, 2.5 GSPS with JESD204B Interface
- 50 Ohm Input Termination
- 4 Front panel SMA Inputs for Analog A/B, Clock and Trigger
- Ultra low phase noise 100 MHz on board clock source
- High performance jitter attenuating frequency generator for JESD204B
- one green Front panel user LED
- System management EEPROM and Temperature Sensor with Thermal Watchdog

## SFMC01


### 2 Channel 2.5 GSPS 14-Bit



## SIS8160/SFMC01 ROOT GUI DC Configuration 1 GHz BW



## SFMC01 AC 5 GHz BW Open Input



## Possible next FMC JESD Developments

- 4 Channel GSPS 16-bit Digitizer
- 8 Channel 500 MSPS 14-bit Digitizer
- Project Driven ...
- ADC/DAC Combination ...

## Summary

MTCA/MTCA.4 adopted by many European (and Asian) accelerators as instrumentation standard

XFEL (and FLASH) in reliable user operation

ATCA, still VME, custom designs, other standards in use as well → niche market

## MTCA.4 Relevance, current Struck user base

AU	Australian Synchrotron
BR	LNLS
CH	CERN, PSI
CN	IHEP Beijing, SINAP, USTC, IMP
CZ	ELI (Inst of Physics, Praha)
DE	DESY, HZDR, PTB, MPG, KIT, HZB, GSI, DESY Zeuthen, HIM
ES	ESS Bilbao, GMV
FR	ITER, Saclay
GB	Diamond, STFC
IN	TIFR
JP	KEK, SPring-8
KR	PAL
RU	ITER, NICA (Bevatech/DESY)
SE	ESS, Lund University
TR	TARLA (DESY)
TW	NSRRC
US	SLAC, NSCL/FRIB, ANL, ORNL



## Questions/Discussion





## TEMPERATURE DRIFT CORRECTION IN A RIGID-BOOM ELECTROMAGNETIC INDUCTION GEOPHYSICAL INSTRUMENT

8<sup>TH</sup> APR 2019 | XIHE TAN | ELECTRONIC SYSTEMS (ZEA-2) | FZ JUELICH

Co-authors: A. Mester<sup>1</sup>, E. Zimmermann<sup>1</sup>, M. Dick<sup>1</sup>, W. Glaas, M. Ramm, J. van der Kruk<sup>2</sup>, S. van Waasen<sup>1,3</sup>





<sup>1</sup>Electronic Systems (ZEA-2) FZJ, <sup>2</sup>Agrosphere (IBG-3) FZJ, <sup>3</sup>University of Duisburg-Essen, Communication Systems (NTS)

Member of the Helmholtz Association



## OUTLINE

- Introduction to Electromagnetic Induction (EMI)
- Pre-measurements & Analytical Study of the Temperature Drifts
- Temperature Drift Correction Method
- Experimental Verification
- Case Study
- Conclusion & Outlook



Member of the Helmholtz Association

12 Mar 2019


Page 2/13



[Introduction](#)[Pre-findings/Analytical Study](#)[Temperature Drift Correction](#)[Experimental Results](#)[Conclusion & outlook](#)

## ELECTROMAGNETIC INDUCTION (EMI) SYSTEM

- Frequency-domain electromagnetic induction technique
  - Contactless
  - Non-invasive
  - Portable
- Geophysical investigations: electrical conductivity ( $\sigma$ ) distribution of subsurface
  - Soil salinity characterization
  - Mineral exploration
  - Clay and water content analysis
  - Organic matter evaluation





Member of the Helmholtz Association

12 Mar 2019

Page 3/13

[Introduction](#)[Pre-findings/Analytical Study](#)[Temperature Drift Correction](#)[Experimental Results](#)[Conclusion & outlook](#)

## EMI THEORY



Apparent electrical conductivity (McNeil 1980)

$$ECA = \frac{4}{\mu_0 \omega_{tx} s^2} \text{Im}\left(\frac{H_s^*}{H_p^*}\right) \approx \frac{4}{\mu_0 \omega_{tx} s^2} \varphi$$

s: Tx-Rx separation  
 $\omega_{tx}$ : angular Tx frequency  
 $\mu_0$ : free space magnetic permeability

Member of the Helmholtz Association

12 Mar 2019

Page 4/13



Introduction   Pre-findings/Analytical Study   Temperature Drift Correction   Experimental Results   Conclusion & outlook

## RIGID-BOOM EMI SYSTEM

- Concept View

Tx	Rx1	Rx2	Rx3	Rx4
----	-----	-----	-----	-----

- System specification

Tx-Rx Separation (m)	0.3 – 1
Tx Frequency (kHz)	5 – 35
Maximum Detecting Depth	1.5 times Tx-Rx separation
$U_0$ (Vp)	10
24-bit ADC Fs (kHz)	100

Measurement Parameters

@ Tx frequency = 15 kHz, Tx-Rx Separation = 0.8 m	
$I_{out}$ (mA)	~121
$U_{out}$ (mV)	~9.8
$\varphi$ ( $\mu$ rad) @ECa = 1 mS/m	~19
$\varphi$ ( $\mu$ rad) @ECa = 50 mS/m	~900

$$\varphi = \frac{\mu_0 \omega_{tx} s^2}{4} ECa$$

s: Tx-Rx separation  
 $\omega_{tx}$ : angular Tx frequency  
 $\mu_0$ : free space magnetic permeability

Member of the Helmholtz Association   12 Mar 2019   Page 5/13

**JÜLICH** Forschungszentrum

Introduction   Pre-findings/Analytical Study   Temperature Drift Correction   Experimental Results   Conclusion & outlook

## PRE-MEASUREMENT 1: TEMPERATURE DRIFTS OF THE RECEIVER

The graph plots ECa (mS/m) and Temperature (Degree) against Time (min). The measured ECa shows a peak around 30 minutes, while the air temperature remains relatively constant.

Where the drifts come from?

Member of the Helmholtz Association   12 Mar 2019   Page 6/13

**JÜLICH** Forschungszentrum

Introduction Pre-findings/Analytical Study Temperature Drift Correction Experimental Results Conclusion & outlook

## PRE-MEASUREMENT 2:

**TEST USING THERMAL CAMERA**

**TEST OF ONE AMPLIFIER IN THE READ-OUT CIRCUIT**

Amp: amplifier  
DC/DC: DC/DC converter  
MC: Microcontroller

Member of the Helmholtz Association 12 Mar 2019 Page 7/13

JÜLICH Forschungszentrum

Introduction Pre-findings/Analytical Study Temperature Drift Correction Experimental Results Conclusion & outlook

## TRANSFER FUNCTION ANALYZER (TFA)

$$H_{\text{TFA}}(j\omega) = \frac{j\omega + \alpha}{(j\omega + \alpha)^2 + \omega_d^2}$$

$$\arg(H_{\text{TFA}}) \sim \varphi_{rx}$$

TFA response

$$TFA(t) = Ae^{-\alpha t} \operatorname{Re}(e^{j(\omega_d t + \phi)}) + B$$

$\alpha$ : damping factor  
 $\omega_d$ : damping frequency


Member of the Helmholtz Association 12 Mar 2019 Page 8/13

JÜLICH Forschungszentrum

## TEMPERATURE DRIFT CORRECTION


- TFA to correct temperature drift in the Rx coil

TFA: Transfer Function Analyzer



- ATS to correct temperature drifts in the Read-out circuit of Rx unit



ATS: Ambient Temperature Sensor




- Manually Control the Tx unit



## EXPERIMENTAL SETUP



## EXPERIMENTAL RESULTS




Standardized regression coefficient (beta weight,  $\beta$ ) of the multiple linear regression (MLR) algorithm

$\beta(\Delta\varphi_{TFA})$	$\beta(T_{Rx})$	$\beta(T_{Tx})$
0.56	0.48	0.02


Methods	No-correction	ATS	TFA	TFA-ATS
Root Mean Square Error (RMSE) (mS/m)	21.0	4.8	12.3	1.2

## EXPERIMENTAL RESULTS



Temperature range: 26 to 38 °C

RMSE of TFA-ATS method: 1.2 mS/m



Temperature range: 24 to 32 °C

RMSE of TFA-ATS method: 2.3 mS/m

Introduction

Pre-findings/Analytical Study

Temperature Drift Correction


Experimental Results

Conclusion & outlook

## CONCLUSION


### TFA

- monitors the phase response of the Rx coil
- is able to trace the initial thermal condition
- TFA corrects for 41% of the drifts



### ATS

- monitors the read-out circuit of the Rx unit
- ATS corrects for 77% of the drifts




TFA-ATS corrects for 94% of the drifts

## OUTLOOK

### Monitor the Tx unit

- shows influences in the ECa values
- Further development is needed by applying TFA-ATS to the Tx unit



Member of the Helmholtz Association

12 Mar 2019

Page 13/13



JÜLICH  
Forschungszentrum



THANK YOU FOR YOUR ATTENTION!

Member of the Helmholtz Association



JÜLICH  
Forschungszentrum


**Table 2.3:** Mathematical expression for the three methods.

Method	Data used	Mathematical expression
ATS	$T_{Tx}, T_{Rx}$	$\arg(ECa_{pre}) = offset + b\Delta T_{Tx} + c\Delta T_{Rx}$
TFA	TFA	$\arg(ECa_{pre}) = \Delta\phi_{TFA}$
TFA-ATS	TFA, $T_{Tx}, T_{Rx}$	$\arg(ECa_{pre}) = offset + a\Delta\phi_{TFA} + b\Delta T_{Tx} + c\Delta T_{Rx}$
		$\arg(ECa_{pre}) = offset + a\Delta\phi_{TFA} + bT_{Tx} + cT_{Rx}$

### Linear regression parameters of TFA-ATS method

Measurements	$b(\Delta T_{Tx})$	$c(\Delta T_{Rx})$
Manually controlled	$2.8 \times 10^{-3}$	$2.0 \times 10^{-3}$
“Cloudy”	$3.3 \times 10^{-3}$	$1.5 \times 10^{-3}$
“Partly Sunny”	$1.8 \times 10^{-3}$	$1.7 \times 10^{-3}$

## TIME LINE




- Use microcontroller to switch the signal
- Each TFA measurement includes 100 TFA pulses
- Each transient pulse decays in about 1 ms, from which 700 µs data is analyzed
- Temperature sensors measure continuously
- A warm-up measurement is performed in advance for about 20 min

## Development of a simple ion-chamber based dosimeter system



J. Birkhan, U. Bonnes, L. Riik, L. Stobbe, D. Erb, N. Pietralla




10.04.2019 | Dr. Jonny Birkhan | TU Darmstadt | Radiation Protection Section | Ion Chamber Development

1

## Why developing an ion-chamber based dosimeter system?



The Superconducting Darmstadt Electron Linear Accelerator S-DALINAC and its nuclear structure experimental facilities




10.04.2019 | Dr. Jonny Birkhan | TU Darmstadt | Radiation Protection Section | Ion Chamber Development

2

## Why developing an ion-chamber based dosimeter system?



Radiation protection areas at the S-DALINAC during beam@DHIPS (☀)




10.04.2019 | Dr. Jonny Birkhan | TU Darmstadt | Radiation Protection Section | Ion Chamber Development

3

## Why developing an ion-chamber based dosimeter system?



Declaration of radiation protection areas by illuminated 3-level panels



10.04.2019 | Dr. Jonny Birkhan | TU Darmstadt | Radiation Protection Section | Ion Chamber Development


4

## Why developing an ion-chamber based dosimeter system?



TECHNISCHE  
UNIVERSITÄT  
DARMSTADT

Automatically switching the status of the radiation protection panels when certain dose-rate constraints are fulfilled



10.04.2019 | Dr. Jonny Birkhan | TU Darmstadt | Radiation Protection Section | Ion Chamber Development


5

## Why developing an ion-chamber based dosimeter system?



TECHNISCHE  
UNIVERSITÄT  
DARMSTADT

Switch from „Kontrollbereich“ to „Überwachungsbereich“ only if the known hot spots show dose rates < 3 µSv/h



10.04.2019 | Dr. Jonny Birkhan | TU Darmstadt | Radiation Protection Section | Ion Chamber Development

6

## Why developing an ion-chamber based dosimeter system?



TECHNISCHE  
UNIVERSITÄT  
DARMSTADT

Constraints on a suitable dose-rate monitor:

- 1) Simple integration into existing EPICS-based control system
- 2) Linear response across a large dose-rate range
- 3) Radiation hardness
- 4) Detection limit << 3 µSv/h
- 5) Low maintenance effort
- 6) Sufficient reliable for the given purpose
- 7) Fitting to the budget

ION CHAMBER SEEMS TO FIT PERFECTLY.

But commercial products take ca. **10000 EUR** for four ion-chamber channels!

Is this the ultima ratio?

10.04.2019 | Dr. Jonny Birkhan | TU Darmstadt | Radiation Protection Section | Ion Chamber Development


7

## Developing a simple ion-chamber based dosimeter system - first version



TECHNISCHE  
UNIVERSITÄT  
DARMSTADT

The very beginning, ion chambers made of cans



10.04.2019 | Dr. Jonny Birkhan | TU Darmstadt | Radiation Protection Section | Ion Chamber Development


8

## Developing a simple ion-chamber based dosimeter system - measurements



TECHNISCHE  
UNIVERSITÄT  
DARMSTADT

The very beginning, ion chambers made of cans



10.04.2019 | Dr. Jonny Birkhan | TU Darmstadt | Radiation Protection Section | Ion Chamber Development


9

## Developing a simple ion-chamber based dosimeter system - measurements



TECHNISCHE  
UNIVERSITÄT  
DARMSTADT

The very beginning, ion chambers made of cans



10.04.2019 | Dr. Jonny Birkhan | TU Darmstadt | Radiation Protection Section | Ion Chamber Development

10

## Developing a simple ion-chamber based dosimeter system – latest version



TECHNISCHE  
UNIVERSITÄT  
DARMSTADT

The latest version, still made of cans



"Hochohmiger Transimpedanzverstaerker  
(Rueckkopplung 100 GOhm, 10 pF mit  
Zeitkonstante ~ 1 s)

- OPAMP = LMP7721 (relativ geringe Offsetspannung)
- Rueckkopplung und OPAMP Eingang von der Platine abgehoben
- Alle "heissen" Punkte mit Masse umgeben und mit offenen Masseflächen ohne Lötstopf zur Ableitung von Oberflächenströmen versehen
- On-Board 24-bit Sigma Delta Wandler (Max11200) mit  $\pm 1.65$  Volt Versorgung und Messbereich
- Auswertung mittels Mikrokontroller
- Unabgeschlossene Übertragung mittels eines Adernpaars eines RJ45 Kabels, die drei anderen Paare werden zur Speisung mit 5 Volt benutzt
- Vorspannung der Kammer mit 10 Lithium Knopfzellen auf Gehäuse der Ionenkammer"

10.04.2019 | Dr. Jonny Birkhan | TU Darmstadt | Radiation Protection Section | Ion Chamber Development


11

## Developing a simple ion-chamber based dosimeter system - measurements



TECHNISCHE  
UNIVERSITÄT  
DARMSTADT

The latest version, still made of cans → suitable for measurements of low activity!



Uranium colour

10.04.2019 | Dr. Jonny Birkhan | TU Darmstadt | Radiation Protection Section | Ion Chamber Development


12

## Developing a simple ion-chamber based dosimeter system - measurements



TECHNISCHE  
UNIVERSITÄT  
DARMSTADT

The latest version, still made of cans




## Developing a simple ion-chamber based dosimeter system - measurements



TECHNISCHE  
UNIVERSITÄT  
DARMSTADT

The latest version, still made of cans




## Developing a simple ion-chamber based dosimeter system - measurements



TECHNISCHE  
UNIVERSITÄT  
DARMSTADT

The latest version, still made of cans

Background spectrum accelerator hall



10.04.2019 | Dr. Jonny Birkhan | TU Darmstadt | Radiation Protection Section | Ion Chamber Development

15


## Developing a simple ion-chamber based dosimeter system - measurements



TECHNISCHE  
UNIVERSITÄT  
DARMSTADT

The latest version, still made of cans

Background spectrum accelerator hall



10.04.2019 | Dr. Jonny Birkhan | TU Darmstadt | Radiation Protection Section | Ion Chamber Development

16

## Summary & Outlook




- Successful test of a simple and low cost ion-chamber designs
- Low-activity (dose rate  $\ll 1 \mu\text{Sv}/\text{h}$ ) measurements of environmental samples can be done
- All requirements are fulfilled except:
  - 1) a median filter needs to be implemented
  - 2) the origin of the single peaks needs to be determined via
    - I. measurement in He or N<sub>2</sub> environment (radon)
    - II. coincidence measurements (cosmics)

**Thanks for your attention!**

## List of references



- [1] Lennart Stobe: *Simulation von Strahlungsflüssen am S-DALINAC mit FLUKA und Inbetriebnahme von PIN-Dioden-Detektoren und einer Ionisationskammer für Dosisleistungsmessungen*, B.Sc.-Arbeit, TU Darmstadt, 2017.
- [2] Louise Marc: *Strahlenschutzrelevante Charakterisierung der Beschleunigerhalle des S-DALINACS*, B.Sc.-Arbeit, TU Darmstadt, 2017.




## Development of a Scintillation Neutron Detector Prototype using Digital SiPMs

10.04.2019 | Matthias Herzkamp | Central Institute of Engineering, Electronics and Analytics - Electronic systems  
(ZEA-2)

Member of the Helmholtz Association



## DETECTOR DESIGN




Member of the Helmholtz Association

10.04.2019

Slide 1



## DETECTION PRINCIPLE



Member of the Helmholtz Association

10.04.2019

Slide 2


## PDPC

### SPAD cells:

- actively quenched
- 3200 per pixel
- digital readout

### Signal:

- 4 pixels form a die
- no. of triggered SPAD cells
- timestamp via TDC



Member of the Helmholtz Association


10.04.2019

Slide 3



## SYSTEM SETUP

Peltier Regulator



Concentrator Board



Readout & Control PC



Power Supply

Member of the Helmholtz Association

Detector

10.04.2019

Slide 4



## FIRST MEASUREMENTS AT TREFF

- Measurement time: 24.09.2018 – 27.09.2018
- Bug in firmware caused problems during measurement
  - Homogeneity and validation measurements could not be performed
  - Bug is fixed → application for 2 additional days at TREFF
- Successful mask measurements and detection efficiency test
- In total, roughly 100 GB of data was recorded

Member of the Helmholtz Association


10.04.2019

Slide 5




## SPECTRAL ANALYSIS

Low threshold setting



High threshold setting



Member of the Helmholtz Association

10.04.2019


Slide 6



## SPECTRAL ANALYSIS

- Excellent dark count suppression
- Used during further measurements
- Unfortunately: also neutron events are discarded

High threshold setting



Member of the Helmholtz Association


10.04.2019

Slide 6



## COINCIDENCE ANALYSIS

- Comparison between two sequential events
- Peak at origin: single neutron creating multiple events
- Overall rate of coincidence: 2 %  
(low because of high threshold setting)



Member of the Helmholtz Association



10.04.2019

Slide 7



## RECONSTRUCTED IMAGES

Boron carbide mask







Member of the Helmholtz Association

10.04.2019


Slide 8







## 1 mm SLIT RESPONSE – PROJECTION ON X-AXIS



Fit function:

$$f(x) = \int_{x_0}^{x_0+1 \text{ mm}} dt \frac{A}{\sqrt{2\pi}\sigma} e^{-\frac{(x-t)^2}{2\sigma^2}}$$

Normal distribution convoluted with  
1 mm rectangle function

## CONCLUSIONS

- Prototype was partially tested
- Reconstruction algorithm still warps image at die boundaries
- Good resolution (0.5 mm structure visible, standard deviation 0.43 mm)
- Threshold setting must be lowered to increase homogeneity and thus total efficiency
- Second measurement necessary



# MTCA.4 based Wire Scanner System for the European-XFEL

Timmy Lensch  
DESY / MDI  
SEI Tagung 2019  
Jülich, 10/04/2019

SE  
I

HELMHOLTZ RESEARCH FOR GRAND CHALLENGES



## Überblick

- Desy / MDI
- European XFEL
- Was ist ein Wire Scanner?
- Wire Scanner beim E-XFEL
- "Richtige" Hardware und Ansteuerung der Drähte
- Detektor und Auslese
- Messungen, Slow, Fast und wofür?
- Herausforderungen
- Zusammenfassung

**DESY / Gruppe MDI**  
Deutsches Elektronen Synchrotron

**MDI – Maschine Diagnose, Instrumentierung**

- Ca. 40 Personen (je 30% Wissenschaftler, Ingenieure, Techniker)
- (Vakuum-) Konstruktion, Elektronik+Firmware
- Installation, Betrieb und Service der Systeme

**Systeme (unvollständig):**

- PETRA 3, Vorbeschleuniger: Machine Protection System, Temperaturinterlock, BPM, Stahlprofil, Strommonitore, ...
- XFEL: Ladungsmessung, Dosimetry, Beam Loss, Wire Scanner und optische Emissanzmessung, BPM, ...

<https://www.helmholtz.de>

DESY | MTCA.4 based Wire Scanner System for the European-XFEL | Timmy Lensch, SEI 10/04/2019

Page 3

**The European XFEL** <https://www.youtube.com/watch?v=p3G90p4qlQA>

**The European X-ray Free Electron Laser**

- 17.5 GeV light source user facility
- 800 superconducting cavities (ca. 1.5 km)
- 27 000 light flashes per second
- 2016: start of commissioning
- 2017: first user operation
- Length of facility: 3.4 km
- Most electronic racks are located in the tunnel



[https://www.xfel.eu/facility/comparison/index\\_eng.html](https://www.xfel.eu/facility/comparison/index_eng.html)


Inspired von J.Branlard, MTCA Workshop 2016  
and D.Nölle, IBIC2018

Section	Distance (m)	Power (kW)
Injector	0 m	-
A1	40 m	9 kW
Dogleg, BC0	240 m	0.24 kW
BC1	470 m	5 kW
L1 (4 modules)	1460 m	300 kW
L2 (12 modules)	2130 m	300 kW
L3 (80 modules)	2440 m	300 kW
Collimation	3100 m	300 kW

## Was ist ein Wire Scanner?

Drähte an einer beweglichen Gabel im Vakuum ...



➤ Wolframdrähte von 50-30-20 $\mu\text{m}$  an einer Titan Gabel montiert

➤ Elektronen des Strahls erzeugen Teilchenschauer, der mit Photomultipliern (PMT) außerhalb des Strahlrohrs detektiert werden können


➤ Position der PMTs im Beschleuniger simuliert

**DESY** | MTCA.4 based Wire Scanner System for the European-XFEL | Timmy Lensch, SEI 10/04/2019

Page 5

## Wire Scanner beim E-XFEL

An “interessanten” Positionen



- Derzeit 12 Wire Scanner Stationen im E-XFEL, je horizontale und vertikale Ebene
- Gruppen von drei Stationen mit je 2-4 Detektoren
- Detektoren: Faser um das Strahlrohr und „Paddel“ auf Photomultiplier (Philips XP2243), auch reguläre Beam Loss Monitore (sehr empfindlich)
- Weitere zwei Stationen: je eine vor SASE1 und SASE2 Undulator im Laufe 2019 (+Detektoren)

**DESY** | MTCA.4 based Wire Scanner System for the European-XFEL | Timmy Lensch, SEI 10/04/2019


Page 6

## “Richtige” Hardware für die Drähte

### Motor und Positionsauslese des Drahtes

Eine WS Station jeweils für horizontale und vertikale Ebene:

- **Linearmotor** mit Servoantrieb (Fa. Linmot)
  - Datenblatt: Kraft 48N (passiv gekühlt), Geschw. 3,8 m/s
  - Modifizierter Fast Trigger
- **Magnetische Federn** kompensieren die Kraft des Vakuums, so ausgelegt, dass bei Ausfall des Motors die Gabel mechanisch aus dem Strahl gezogen wird
- **Fangschalter**, wenn WS Station ausgeschaltet ist wird überprüfbar sichergestellt, dass die Gabel außerhalb bleibt (muss aktiv entriegelt werden)
- **Inkrementelle Positionsauslese** mit optischer Abstastung (Fa. Heidenhain)
  - 0.5 µm Schritte
  - Relative Position (Referenzmarke)
- **Linearpoti** (50 µm Auflösung) für absolute Position (für MPS)
- Hor/Ver Station **verringert** Einfluss von **Schwingungen** der Mechanik gegenüber einer Ebene mit 45°



**DESY.** | MTCA4 based Wire Scanner System for the European-XFEL | Timmy Lensch, SEI 10/04/2019


Page 7

## Ansteuerung der Drähte

### Powerbox

Eine Powerbox pro WS Station im Rack:

- Motor Servocontroller (Linmot)
- Netzteile
  - 72V Trafo für Motor
  - 24V Schaltnetzteil für Servocontroller, Endschalter ...
  - Wenn WS Station nicht benutzt, ausgeschaltet (Strahlung)
- Interface zu MTCA System
- viel RS485, RJ45, SCSI Stecker 64 pol.



**DESY.** | MTCA4 based Wire Scanner System for the European-XFEL | Timmy Lensch, SEI 10/04/2019


Page 8

## Exkurs: MTCA.4

### Kontroll- / Feldbusystem für E-XFEL, FLASH, ...

#### MTCA.4

- Crate mit CPU, Timing, Management Hub, Power Supply
- 10 User Slots:
  - vorne FPGA (ADC) Boards
  - hinten RTM für Signalanpassung
  - Für verschiedene Systeme in einem Crate
    - Machine Protection System
    - Beam Loss Monitore
    - Ladungsmessung
    - Wire Scanner
    - LLRF, Standard ADC Auslese ...
- Ca. 250 Crates in E-XFEL
- DESY Systeme: Kontrollsysteem DOOCS



<https://www.picmg.org/openstandards/microtca/>

DOOCS Referenz:  
<http://tesla.desy.de/doocs/doocs.html>

μTCA® PICMG



DESY | MTCA.4 based Wire Scanner System for the European-XFEL | Timmy Lensch, SEI 10/04/2019


Page 9

## Drähte: Interface zu MTCA

### Motor und Positionsauslese des Drahtes

#### Wire Scanner Motor in MTCA.4

- AMC: DAMC2: Board mit Virtex5 FPGA (Gruppe FEA)
  - Firmware
    - VHDL Framework (Gruppe FEA)
    - User VHDL von MDI
      - Empfängt Trigger vom Timing System, startet Motor
      - Überwacht Drahtposition, Alarm zu MPS
      - Liest und zeichnet Drahtposition auf
      - Zugriff vom Kontrollsysteem per PCIe (DMA)
- RTM: Entwicklung durch Gruppe MDI
  - Signalanpassungen



DESY | MTCA.4 based Wire Scanner System for the European-XFEL | Timmy Lensch, SEI 10/04/2019


Page 10

## Detektorauslese: SIS8300-L2D ADC + eigenes RTM

### Wire Scanner Detector in MTCA.4

- AMC: **SIS8300-L2D\***, Virtex 6 FPGA, 16 Bit ADCs, 125MS/s
  - Firmware
    - VHDL Framework Gruppe MSK
    - User VHDL von MDI
    - Empfängt Trigger vom Timing System
    - Detektordaten Rohwerte und reduzierte Werte werden per PCIe/DMA vom Kontrollsysteem gelesen
- **RTM**: Entwicklung durch Gruppe MDI
  - Signalanpassung von zwei Detektoren
  - Ansteuerung externes HV Netzteil
- **Detektoren**
  - Philips XP2243 (fast, 6-stages, red sensitive)
  - Hamamatsu R5505 (15-stages, red sensitive)

\* wird auch für Ladungsauslese, BPM Projekte, Standard ADC Auslese und weitere verwendet




**DESY** | MTCA.4 based Wire Scanner System for the European-XFEL | Timmy Lensch, SEI 10/04/2019

Page 11

## Slow Scan

1 Bunch alle 100 ms



Den Draht langsam durch den Strahl fahren ...

- Ein Elektronenbunch kommt alle 100 ms
- Draht wird langsam (z.B. 0.2 mm/s) durch den Strahl gefahren
- Messung dauert lange (z.B. 10 s)
- Wird durchgeführt beim Aufsetzen der Maschine

Wichtig

- Motor muss kontinuierlich fahren, kein ruckeln des Drahtes
- **Strahljitter** muss herausgerechnet werden (BPM Daten werden zeitgleich gelesen)


**DESY** | MTCA.4 based Wire Scanner System for the European-XFEL | Timmy Lensch, SEI 10/04/2019

Page 12

## Und wozu jetzt?

Passt der Teilchenstrahl ins Strahlrohr? Wie ist die Verteilung der Teilchen im Bunch? Emittanz.


Wikipedia: Die **Emittanz** ist das Produkt aus Winkeldivergenz und Querschnittsfläche eines Teilchen- oder Lichtstrahls. Genauer bezeichnet die Emittanz das Volumen, das ein Teilchen- oder Lichtstrahl im Phasenraum ausfüllt. Der Begriff ist hauptsächlich in der Elektronenoptik und der Beschleunigerphysik von Bedeutung als **Maß für Querschnitt und Bündelung** eines Teilchenstrahls in einem Beschleuniger. ...



Messung des **Beam Halo** eines **Bunches**,  
Teilchen, die am Rand „mitfliegen“, Strahlbreite

(Courtesy of Shan Liu)

1 Bunch / 100 ms



**Beam Optics Matching**, mit unterschiedlichen Magnetstärken und an drei WS Stationen gemessen kann die Teilchenverteilung an einer bestimmten Stelle der Maschine berechnet und mit den Designwerten verglichen werden.

(Courtesy of Matthias Scholz)

DESY. | MTCA.4 based Wire Scanner System for the European-XFEL | Timmy Lensch, SEI 10/04/2019

Page 13

## Und jetzt in schnell: Fast Scan

Alles in einem Bunch Train

- Bis zu 2700 Bunches / 100 ms, ~300 werden getroffen
- Bunches haben einen Abstand von ca. 1 μs
- Draht wird schnell (1 m/s) durch den Strahl gefahren
- Schnelle Messung innerhalb eines Bunchtrains
- Kann während User Run gemacht werden


### Wichtig

- Motor muss mit mindestens 1 m/s fahren (sonst kann der Draht thermisch zerstört werden)
- **Orbitdrift** muss herausgerechnet werden (BPM Daten werden zeitgleich gelesen und verrechnet)
- Triggerzeitpunkt zum Motorstart muss genau eingestellt werden

→ Wiederholgenauigkeit ~10 μm

### Machine Setup:


- 500 Bunches
- 250 pC / Bunch
- Bunch Rate 1 MHz
- Bei ca. 1350 μs Bunchtrain durch Alarm geschnitten



DESY. | MTCA.4 based Wire Scanner System for the European-XFEL | Timmy Lensch, SEI 10/04/2019

Page 14

## Fast Scan Messung




DESY | MTCA4 based Wire Scanner System for the European-XFEL | Timmy Lensch, SEI 10/04/2019

Page 15

## Probleme Herausforderungen

### Während der Inbetriebnahme ...

- Beam Loss Monitore und Ladungsmonitore sehen während der Messung einen Strahlverlust
- Erzeugt Alarne die über das Machine Protection System den Strahl abschalten
- Fast Scan → der Bunchtrain, der gescannt wird, muss den Beam Loss Monitoren und Ladungsmonitoren über das Timingsystem angekündigt werden
- Slow Scan → (fast) egal, aufeinanderfolgende Alarne schalten bei sehr langer Messung u.U. auch ab
- Vorteil: auch Beam Loss Monitore und Ladungsauslese (FW, Hardware) innerhalb der Gruppe MDI
- (Nachteil) Keine komplettes Test-Setup. Nur die Maschine.



Slow Scan: Daueralarme über längere Zeit schalten auch die Maschine ab

Fast Scan: Strahl wurde abgeschnitten




DESY | MTCA4 based Wire Scanner System for the European-XFEL | Timmy Lensch, SEI 10/04/2019

Page 16

## Zusammenfassung

- Mechanik, Motoransteuerung, Detektor und Auslese für den E-XFEL neu entwickelt
- 12 Stationen installiert
- Integriert ins Kontrollsysteem (DOOCS)
- Slow Scan mittlerweile Quasi-Standard Tool
- Fast Scan wird laufend weiter implementiert
- Eng verzahnt mit anderen System (BLM, Ladungsmessung)
- Laufend Weiterentwicklung der Detektoren



DESY | MTCA.4 based Wire Scanner System for the European-XFEL | Timmy Lensch, SEI 10/04/2019

Page 17

## Vielen Dank!



<b>MDI: Mechanik, Elektronik, Firmware, Installation, Inbetriebnahme, Weiterentwicklung und Service</b>	<b>ZE (Elektronik Werkstatt):</b>	<b>MPY: Physics Group</b>
A.Brenger V.Gharibyan I.Kroupchenkov T.Lensch D.Nölle M.Pelzer P.Smirnov H.Tiessen M.Werner K.Wittenburg A.Ziegler	R.Apel	S.Liu B.Beuthner M.Scholz
<b>MCS4: Device-, Middlelayer Server, Kontrollsysten Support</b>		
O.Hensler		
<b>FE: DAMC2 Board, Firmware Framework und Support</b>		<b>MSK: Firmware Framework SIS8300-L2D</b>
Q.Sha F.Krivan P.Vetrov		L.Butkowski, ...
<b>Contact</b>		
<b>DESY.</b> Deutsches Elektronen-Synchrotron <a href="http://www.desy.de">www.desy.de</a>	Timmy Lensch MDI <a href="mailto:timmy.lensch@desy.de">timmy.lensch@desy.de</a>	

<p>Position and Temperature sensors Electronic nameplate</p> <p>Stator Winding</p> <p>Slider with Neodymium Magnets</p> <p>Payload Mounting</p> <p>Stator: PS01-37x120F-HP-C; Art.-Nr. 0150-1251 Läufer: PL01-20x300/240-HP; Art.-Nr. 0150-1506</p> <p><a href="https://linmot.com/de/produkte/linearmotoren/">https://linmot.com/de/produkte/linearmotoren/</a></p>	<p><b>Servo Drive E1200</b></p> <p><b>MOTORFAMILIE P01-37x120F-HP</b></p> <table border="1"> <thead> <tr> <th colspan="2">Technische Daten Motorfamilie</th> </tr> </thead> <tbody> <tr> <td><b>Hub</b></td> <td></td> </tr> <tr> <td>Standard Hub (S)</td> <td>mm 1.500</td> <td>± 1.400 (- 15.0)</td> </tr> <tr> <td>Überlängiger Hub (L)</td> <td>mm 1.500</td> <td>± 1.400 (- 15.0)</td> </tr> <tr> <td><b>Kern</b></td> <td></td> </tr> <tr> <td>Maximaldurchfluss Ø 400C</td> <td>A 1.600</td> <td>250 (57.0)</td> </tr> <tr> <td>Maximaldurchfluss Ø 700C</td> <td>A 1.600</td> <td>250 (57.0)</td> </tr> <tr> <td>Max. Drehmoment (Peakdrehmoment) / Läufer / (Hub)</td> <td>A 1.600</td> <td>48.000 (- 111.200) /</td> </tr> <tr> <td>Max. Drehzahl (max.)</td> <td>min - 1.000</td> <td>4.000</td> </tr> <tr> <td>Max. Antriebsleistung</td> <td>W 1.000</td> <td>127 (34.0)</td> </tr> <tr> <td><b>Geometrische Daten</b></td> <td></td> </tr> <tr> <td>Max. Durchmesser Ø 400C</td> <td>mm 1.600</td> <td>2.5 (59.0)</td> </tr> <tr> <td>Max. Durchmesser Ø 700C</td> <td>mm 1.600</td> <td>2.8 (64.0)</td> </tr> <tr> <td><b>Festigkeitsdaten</b></td> <td></td> </tr> <tr> <td>Max. Drehmoment</td> <td>Nm 1.600</td> <td>0.005 (0.002)</td> </tr> <tr> <td>Max. Drehmoment (Peakdrehmoment) / Läufer / (Hub)</td> <td>Nm 1.600</td> <td>± 0.05 (± 0.02)</td> </tr> <tr> <td>Max. Drehmoment mit 15% Reduzierung mit 15%</td> <td>Nm 1.600</td> <td>± 0.05 (± 0.02)</td> </tr> <tr> <td>Max. Drehmoment mit 10% Reduzierung mit 10%</td> <td>Nm 1.600</td> <td>± 0.03 (± 0.01)</td> </tr> <tr> <td>Umdrehung mit 15%</td> <td>min - 1.000</td> <td>± 0.03 (± 0.006)</td> </tr> <tr> <td><b>Elektrische Daten</b></td> <td></td> </tr> <tr> <td>Maximale Stromaufnahme (Strom)</td> <td>A 1.600</td> <td>143</td> </tr> <tr> <td>Maximale Spannung (DC)</td> <td>V 1.600</td> <td>125</td> </tr> <tr> <td>Max. Dauerstrom (Peakdrehmoment) / Läufer / (Hub)</td> <td>A 1.600</td> <td>18.0 (3.1) /</td> </tr> <tr> <td>Anschlusswiderstand (DC) / - (HP)</td> <td>Ω 1.600</td> <td>3.0 (1.3) /</td> </tr> <tr> <td>Anschlusswiderstand (AC) / - (HP)</td> <td>Ω 1.600</td> <td>1.5</td> </tr> <tr> <td>Magnetische Periode</td> <td>mm 1.600</td> <td>40 (1.0)</td> </tr> <tr> <td><b>Thermische Daten</b></td> <td></td> </tr> <tr> <td>Max. Wärmeleitfähigkeit (Sensor)</td> <td>°C/W</td> <td>220</td> </tr> <tr> <td>Therm. Zeitkonstante (Wärmeleitung) / Läufer / (Hub)</td> <td>ms 1.600</td> <td>2.5 (0.08) /</td> </tr> <tr> <td>Therm. Zeitkonstante (Wärmeleitung) / Läufer / (Hub)</td> <td>ms 1.600</td> <td>2.000 (200) /</td> </tr> <tr> <td><b>Mechanische Daten</b></td> <td></td> </tr> <tr> <td>Statische Biegefestigkeit</td> <td>mm 1.600</td> <td>37 (1.0)</td> </tr> <tr> <td>Spannungs-Biegefestigkeit / Materialtyp</td> <td>N/mm 1.600</td> <td>220.000 (1.0)</td> </tr> <tr> <td>Statische Biegefestigkeit</td> <td>N/mm 1.600</td> <td>140 (1.0)</td> </tr> <tr> <td>Laufdurchmesser</td> <td>mm 1.600</td> <td>20 (0.70)</td> </tr> <tr> <td>Laufendecke</td> <td>mm 1.600</td> <td>240 (600) (0.4-6.0)</td> </tr> <tr> <td>Laufendecke</td> <td>g 1.600</td> <td>400 (20) (1.0-7.0)</td> </tr> <tr> <td>IP Schutzart</td> <td></td> <td>IP 20</td> </tr> </tbody> </table>	Technische Daten Motorfamilie		<b>Hub</b>		Standard Hub (S)	mm 1.500	± 1.400 (- 15.0)	Überlängiger Hub (L)	mm 1.500	± 1.400 (- 15.0)	<b>Kern</b>		Maximaldurchfluss Ø 400C	A 1.600	250 (57.0)	Maximaldurchfluss Ø 700C	A 1.600	250 (57.0)	Max. Drehmoment (Peakdrehmoment) / Läufer / (Hub)	A 1.600	48.000 (- 111.200) /	Max. Drehzahl (max.)	min - 1.000	4.000	Max. Antriebsleistung	W 1.000	127 (34.0)	<b>Geometrische Daten</b>		Max. Durchmesser Ø 400C	mm 1.600	2.5 (59.0)	Max. Durchmesser Ø 700C	mm 1.600	2.8 (64.0)	<b>Festigkeitsdaten</b>		Max. Drehmoment	Nm 1.600	0.005 (0.002)	Max. Drehmoment (Peakdrehmoment) / Läufer / (Hub)	Nm 1.600	± 0.05 (± 0.02)	Max. Drehmoment mit 15% Reduzierung mit 15%	Nm 1.600	± 0.05 (± 0.02)	Max. Drehmoment mit 10% Reduzierung mit 10%	Nm 1.600	± 0.03 (± 0.01)	Umdrehung mit 15%	min - 1.000	± 0.03 (± 0.006)	<b>Elektrische Daten</b>		Maximale Stromaufnahme (Strom)	A 1.600	143	Maximale Spannung (DC)	V 1.600	125	Max. Dauerstrom (Peakdrehmoment) / Läufer / (Hub)	A 1.600	18.0 (3.1) /	Anschlusswiderstand (DC) / - (HP)	Ω 1.600	3.0 (1.3) /	Anschlusswiderstand (AC) / - (HP)	Ω 1.600	1.5	Magnetische Periode	mm 1.600	40 (1.0)	<b>Thermische Daten</b>		Max. Wärmeleitfähigkeit (Sensor)	°C/W	220	Therm. Zeitkonstante (Wärmeleitung) / Läufer / (Hub)	ms 1.600	2.5 (0.08) /	Therm. Zeitkonstante (Wärmeleitung) / Läufer / (Hub)	ms 1.600	2.000 (200) /	<b>Mechanische Daten</b>		Statische Biegefestigkeit	mm 1.600	37 (1.0)	Spannungs-Biegefestigkeit / Materialtyp	N/mm 1.600	220.000 (1.0)	Statische Biegefestigkeit	N/mm 1.600	140 (1.0)	Laufdurchmesser	mm 1.600	20 (0.70)	Laufendecke	mm 1.600	240 (600) (0.4-6.0)	Laufendecke	g 1.600	400 (20) (1.0-7.0)	IP Schutzart		IP 20
Technische Daten Motorfamilie																																																																																																											
<b>Hub</b>																																																																																																											
Standard Hub (S)	mm 1.500	± 1.400 (- 15.0)																																																																																																									
Überlängiger Hub (L)	mm 1.500	± 1.400 (- 15.0)																																																																																																									
<b>Kern</b>																																																																																																											
Maximaldurchfluss Ø 400C	A 1.600	250 (57.0)																																																																																																									
Maximaldurchfluss Ø 700C	A 1.600	250 (57.0)																																																																																																									
Max. Drehmoment (Peakdrehmoment) / Läufer / (Hub)	A 1.600	48.000 (- 111.200) /																																																																																																									
Max. Drehzahl (max.)	min - 1.000	4.000																																																																																																									
Max. Antriebsleistung	W 1.000	127 (34.0)																																																																																																									
<b>Geometrische Daten</b>																																																																																																											
Max. Durchmesser Ø 400C	mm 1.600	2.5 (59.0)																																																																																																									
Max. Durchmesser Ø 700C	mm 1.600	2.8 (64.0)																																																																																																									
<b>Festigkeitsdaten</b>																																																																																																											
Max. Drehmoment	Nm 1.600	0.005 (0.002)																																																																																																									
Max. Drehmoment (Peakdrehmoment) / Läufer / (Hub)	Nm 1.600	± 0.05 (± 0.02)																																																																																																									
Max. Drehmoment mit 15% Reduzierung mit 15%	Nm 1.600	± 0.05 (± 0.02)																																																																																																									
Max. Drehmoment mit 10% Reduzierung mit 10%	Nm 1.600	± 0.03 (± 0.01)																																																																																																									
Umdrehung mit 15%	min - 1.000	± 0.03 (± 0.006)																																																																																																									
<b>Elektrische Daten</b>																																																																																																											
Maximale Stromaufnahme (Strom)	A 1.600	143																																																																																																									
Maximale Spannung (DC)	V 1.600	125																																																																																																									
Max. Dauerstrom (Peakdrehmoment) / Läufer / (Hub)	A 1.600	18.0 (3.1) /																																																																																																									
Anschlusswiderstand (DC) / - (HP)	Ω 1.600	3.0 (1.3) /																																																																																																									
Anschlusswiderstand (AC) / - (HP)	Ω 1.600	1.5																																																																																																									
Magnetische Periode	mm 1.600	40 (1.0)																																																																																																									
<b>Thermische Daten</b>																																																																																																											
Max. Wärmeleitfähigkeit (Sensor)	°C/W	220																																																																																																									
Therm. Zeitkonstante (Wärmeleitung) / Läufer / (Hub)	ms 1.600	2.5 (0.08) /																																																																																																									
Therm. Zeitkonstante (Wärmeleitung) / Läufer / (Hub)	ms 1.600	2.000 (200) /																																																																																																									
<b>Mechanische Daten</b>																																																																																																											
Statische Biegefestigkeit	mm 1.600	37 (1.0)																																																																																																									
Spannungs-Biegefestigkeit / Materialtyp	N/mm 1.600	220.000 (1.0)																																																																																																									
Statische Biegefestigkeit	N/mm 1.600	140 (1.0)																																																																																																									
Laufdurchmesser	mm 1.600	20 (0.70)																																																																																																									
Laufendecke	mm 1.600	240 (600) (0.4-6.0)																																																																																																									
Laufendecke	g 1.600	400 (20) (1.0-7.0)																																																																																																									
IP Schutzart		IP 20																																																																																																									

**Philips Components**

Data sheet
Status: Preliminary specification
Date of issue: October 1969

**XP2243B**  
**Fast, 6-stage, red sensitive,**  
**51 mm (2") diameter tube**

**APPLICATIONS**

High energy physics principally.

**GENERAL CHARACTERISTICS**

		NOTES
Window material profile refractive index at 420 nm	borosilicate plane - concave 1.48	
Photocathode material diameter spectral range wavelength for maximum radiant sensitivity luminous sensitivity radiant sensitivity at 700 nm	sem-transparent, head-on tritium mm: 44 300 to 800 = 420 ~ 160 min. 9 typ. 15	mm mm μA/W mA/W mA/W
Multipier first dynode structure number of stages stages (dynodes/bias/pip voltage) exposurance (exposure to air)	high-gain linear focused 6 ~ 4 ~ 5	pF





**HELMHOLTZ**  
RESEARCH FOR GRAND CHALLENGES

## The HL-LHC CMS Level-1 Track Trigger

Luis Ardila

INSTITUTE FOR DATA PROCESSING AND ELECTRONICS (IPE)







KIT – The Research University in the Helmholtz Association [www.kit.edu](http://www.kit.edu)

## HIGH LUMINOSITY LHC – CMS

**KIT**  
Karlsruher Institut für Technologie

- By **2026** the LHC will be upgraded in luminosity  $5\text{--}7 \times 10^{34} / \text{cm}^2 / \text{s}$
- Silicon strip tracker** will be **replaced**
- Challenging high occupancy conditions.  $\sim 10,000$  charged particles per bx
- Necessary to **include tracking** information at **first level of triggering**

Parameter	LHC Design	HL-LHC
PILEUP	~40	~200
LIFETIME INTEGRATED LUMINOSITY [1/FB]	~300	~3000

2 Institute for Data Processing and Electronics (IPE)

## CMS TRACKER UPGRADE

**KIT**  
Karlsruher Institut für Technologie

**p<sub>T</sub> discrimination provided by use of special modules**

- Pairs of closely spaced silicon sensors, separated 1.6 - 4 mm
- Signals from each sensor are correlated
- Only hit pairs compatible with p<sub>T</sub> > 2 – 3 GeV/c ("Stubs") are forwarded off-detector
- Factor ~10 data reduction ~12,000 stubs per bx

"2S" 2 Strip Modules r > 60 cm  
"PS" Pixel + Strip Modules 20 < r < 60 cm

3 Institute for Data Processing and Electronics (IPE)

## TRACKER → TRIGGER DATA FLOW

**KIT**  
Karlsruher Institut für Technologie

Average 15,000 stubs every 25ns (200PU) → **Stub bandwidth O(20) Tb/s**

L1 hardware trigger reduces event rate from **40 MHz** to < 750 kHz using calorimeter, muon and tracker primitives



- TK primitives are all tracks (pT > 2-3 GeV/c) from Outer Tracker
- L1-Accept triggers all front-end buffers to read out to DAQ → HLT farm



FE L1 latency buffers limited to 12.5 μs

Transmission of stubs to BE electronics	1 μs
Correlation of trigger primitives (inc. tracks)	3.5 μs
Broadcast of L1-Accept to FE buffers	1 μs
Safety Margin	3 μs

→ **Track finding from stubs must be performed in 4 μs**

4 Institute for Data Processing and Electronics (IPE)





## HARDWARE DEMONSTRATORS

**L1 Tracking**  
(DTC emulation separately)

DTC emulation (stub input) feeds into three sectors: sector n+1, sector n, and sector n-1. Each sector has a 20 Gb/s output to an L1 track sink (trigger). Total of 4 boards (one shared for input & output).

**Demonstrator in hardware, verified using emulation software**

**Hardware demonstrator has been built to validate the algorithm and measure latency**

- 4 CTP7 boards with Virtex-7 FPGA – 3 CTP7 cover 3  $\phi$  sectors – 1 CTP7 emulate DTC
- 1 AMC13 card for clock and synchronization
- 240 MHz internal fabric speed
- Measured latency of **3.33  $\mu$ s** in agreement with latency model

**KIT**  
Karlsruher Institut für Technologie

**SOURCE** (Detector Octant 1 (right), Detector Octant 2 (left)) feeds into a **GP** (Track Finder Processor) block. The GP block has 36 links to **HT** blocks and 72 links to **KF + DR** blocks. The **HT** and **KF + DR** blocks each have 12 links to a **SINK**. Each box is one MP7.

**Both Demonstrators were tested with samples from PU 0 → 200**

**Demonstrator in hardware and emulation**

- One per time multiplexing and detector nonant
- Each box is one MP7 board with Virtex-7 FPGA
- Can compare hardware output directly with software
- 240 MHz internal fabric speed
- Latency verified to be **3.5  $\mu$ s**

9 Institute for Data Processing and Electronics (IPE)

## HYBRID ALGORITHMS

**Efficiency** vs **Tracking particle  $\eta$**

- Tracklet+KF+DR (black circles)
- HT+SF+ $\chi^2$ +DR (red circles)
- Default TMTT (blue circles)



Efforts have started to **merge** the two approaches

- Working on defining a **reference algorithm**

**$Z_0$  resolution [cm]** vs **Tracking particle  $|\eta|$**

- Tracklet+KF+DR (black circles)
- HT+SF+ $\chi^2$ +DR (red circles)
- Default TMTT (blue circles)

Institute for Data Processing and Electronics (IPE)



## HW - R&D

APOULLO uses coplanar PCBs with Back-Plane Connectors in between

- Flexibility (e.g. FPGA+Optics)
- Modularity; separate complex and simpler part of the board design

On-board computing and control variety

- Zynq Soc
- IPMC


Initial Tests

- Fits well in Comtel shelf
- Mechanically stable
- All major components placed

Status


- Final design boards due in 1-2 weeks

13



PCB Characteristics:  
16 layers / Megtron-6 / 1.8 mm

Apollo analogy: Split into  
"Command" and "Service"  
modules



Boston University, Cornell University,  
Rutgers University, Ohio State  
University, University of Notre Dame,  
Northwestern University, University of  
Colorado


Institute for Data Processing and Electronics (IPE)

## THERMAL SIMULATION AND TESTS



### Simulation setup

- PCB imported from PADS
- Placed in a 33 mm deep tunnel
- 4 m/s airflow from bottom (20 °C) to top



Test1 (°C)  
4xFan-block speed=50%  
Exhaust temp ~17°C (~amb)  
Power on FPGA heaters = 86 W  
Power on Optics heaters = 41 W

### Placed components

- KU15P (50 W) doubled  $\theta_{JB}$  to take interposer into account
- Firefly banks 25 G (30W) and 16 G (12 W)
- **Total power 205.4 W**



X1FTop = 60.7  
X1FBottom = 59.1  
X1ORTop = 50.8  
X1ORBottom = 49.7  
X1OFTop = 43.1  
X1OFBottom = 41.7

X0FTop = 53.7  
X0FBottom = 50.1  
X0ORTop = 35.8  
X0OFBottom = 28.2  
X0ORTop = 37.2  
X0ORBottom = 31.1

### Test setup


- Two heat-pads 45 mm x 45 mm and 12 mm x 70 mm
- Just one mockup board is present, it will be put in between two additional soon
- ~11 W for 6x block of 16 Gbps optics
- ~10 W for 6x block of 25 Gbps optics

Institute for Data Processing and Electronics (IPE)

14

## HIGH-SPEED OPTICAL EVALUATION

- FMC+ sized board for evaluation of the Finisar BOA 25 Gb/s transceiver
- 12 TX and 12 RX integrated in the same package
- 4 Electrical loop-back channels capacitively coupled with different features
- Skew < 20 µm
- MT ferrule optical interface
- Performance of capacitively coupled lanes looks good



15


Institute for Data Processing and Electronics (IPE)

## INTEGRATED BOARD MANAGEMENT

Integrate IPMC, GPP based slow control functionality and FPGA in one single heterogeneous MPSoC (Zynq Ultrascale+)

- **IPMI** in ARM-R5 processor running freeRTOS
- **TCDS** in PL-FPGA
- Xilinx Virtual Cable (**XVC**) JTAG
- **AXI C2C** slow control capable
- **I2C-SPI** to configure Optics/Clocks
- **PMBus** to configure Power Supplies

Trenz TE0803



16

Institute for Data Processing and Electronics (IPE)

## SUMMARY

CMS needs tracks at L1 for HL-LHC pileup conditions

- $p_T$  modules provide first layer of efficient data reduction

Two all-FPGA approaches: **Tracklet** and **TMTT**

- Use high-performance FPGAs
- Highly parallelized tracking algorithms
- Data organization → pattern recognition → track fitting → duplicate removal
- **Both have demonstrated feasibility and good performance with currently available hardware**



Karlsruher Institut für Technologie

Efforts have started to merge the two approaches

- Working on defining a **reference algorithm**
- **Common infrastructure R&D**
  - ATCA thermal simulations and tests
  - Slow-control and shelf manager concept
  - High-speed optical link test



## METHODENPROJEKT: „GIGABIT SERIAL INTERFACES“

Gbit Ethernet

Dec. 2018 | Dr. H. Rongen (G. Schardt)

Mitglied der Helmholtz-Gemeinschaft



## Background: Development of Methods

Many projects need high speed interfaces

- BrainPET (and other PET); pnCCD, PANDA\_x, Sonde, GLORIA / AtmoSat, ....

Ethernet is „de-facto“ standard

- Gigabit Ethernet
  - Interfaces: GMII, RGMII, SGMII, XAUI, SFP-optical links, ...
  - Protocols: UDP, TCP, ARP, ICMP, ...

Aim of the project


- TCP/IP on FPGA without CPU
- Feasibility study & Market analysis
- Development of Test-Cases and demonstrators (based on commercial Evaluation boards)
- Generate Repositories and Libraries
- Building Blocks for future projects
- Documentation

Mitglied der Helmholtz-Gemeinschaft




## Diversity of interfacing standards ...

[https://en.wikipedia.org/wiki/10\\_Gigabit\\_Ethernet#SFP+\\_Direct\\_Attach](https://en.wikipedia.org/wiki/10_Gigabit_Ethernet#SFP+_Direct_Attach)




## OSI model (7 layer model)



## PHY

- **PCS Physical Coding Sublayer**
  - Encoding (8b/10b or 64b/66b)
- **Serializer**
- **PMA Physical Medium Attachment**
  - Voltage / Current drivers for Physical interface

1) as external PHY component



[https://en.wikipedia.org/wiki/Physical\\_Coding\\_Sublayer](https://en.wikipedia.org/wiki/Physical_Coding_Sublayer)  
[https://www.xilinx.com/support/documentation/ip\\_documentation/xv\\_ethernet/v2\\_4/pg210-25g-ethernet.pdf](https://www.xilinx.com/support/documentation/ip_documentation/xv_ethernet/v2_4/pg210-25g-ethernet.pdf)

Mitglied der Helmholtz-Gemeinschaft

### 2) IP-Core



IP Facts

#### Introduction

The Xilinx® 10G/25G Ethernet MAC IP Core™ is a complete Ethernet Media Access Controller (MAC) with a Physical Coding Sublayer (PCS) as specified by the IEEE 802.3 Clause 46, IEEE 802.3bp, and the 25G Ethernet Consortium.

- Includes complete Ethernet MAC and PCS/PMA functions or standalone PCS/PMA for 10GbE operation
- Functions, standalone MAC or standalone PCS/PMA, can be used independently. Includes standalone 64-bit Ethernet MAC
- Simple Jumbo frame support (Jumbo MAC)
- Cyclic Redundancy Check (CRC)
- Status signals for all major functional indicators
- Delivered with a top-level wrapper including functional test cases, simulation scripts, sample test scripts, and Vivado® Design Suite tool support files
- 64Gb/s PCS sublayer operating at 10.3125 Gbps or 25.78125 Gbps

#### Features

- Designed to the Ethernet requirements for 10/25GbE operation specified by IEEE 802.3 Clause 46, IEEE 802.3bp, and the 25G Ethernet Consortium
- Includes complete Ethernet MAC and PCS/PMA functions or standalone PCS/PMA for 10GbE operation
- Functions, standalone MAC or standalone PCS/PMA, can be used independently. Includes standalone 64-bit Ethernet MAC
- Simple Jumbo frame support (Jumbo MAC)
- Cyclic Redundancy Check (CRC)
- Status signals for all major functional indicators
- Delivered with a top-level wrapper including functional test cases, simulation scripts, sample test scripts, and Vivado® Design Suite tool support files
- 64Gb/s PCS sublayer operating at 10.3125 Gbps or 25.78125 Gbps

#### Licensing:

##### 10G/25G Ethernet PCS/PMA (10G/25G BASE-R)

... is provided at no additional cost with the Xilinx® Vivado Design Suite under the terms of the Xilinx End User License.

10G/25G Ethernet MAC require separate fee-based licensing ...




## MAC

OpenCores: 'xge\_mac'

- implements the Media Access Control functions
- for 10Gbps operation
- XGMII Interface (64-bit single clock edge)
- Inter-Frame GAP (Deficit Idle Count per Clause 46)
- Pause Frames (filtering, Indication, ...)
- Link Status
- Fault Detections




VHDL/Verilog  
Source code  
→  
IP-Core



→  
IP-Block  
for Vivado IPI



[https://opencores.org/projects/xge\\_mac](https://opencores.org/projects/xge_mac)




Mitglied der Helmholtz-Gemeinschaft

## Market analysis: TCP/IP Cores for FPGA's

- Vernetzung im industriellen Umfeld, für Echtzeit-Automatisierung und Prozesssteuerung  
EtherCAT, PROFINET, POWERLINK, Modbus TCP,...)
- Maschine Vision / Multi-Kamera-Überwachung (z. B. GigE Vision)
- Test & Measurement Konnektivität
- Netzwerkspeicher, wie iSCSI
- elektronischer Handel, Financial Information eXchange (FIX)-Protokoll

Info only after NDA (~20 k€)



Mitglied der Helmholtz-Gemeinschaft



<https://www.dgway.com/products/IP/IP-LF-V2.3EX.pdf>

the pricing information:

TOE1G-IP core: 28,000USD

TOE10G-IP core: 42,500USD

[License condition]

\* Single Project encrypted netlist license.

...



<http://www.intilop.com/>

- one board locked Lic of \$14K...
- plus \$9K for project specific integration



## ComBlock:

## TCP / IP cores

[www.comblock.com](http://www.comblock.com)

- Internet Protocol IP-Block
- TCP, UDP
  - ARP, ICMP (Ping)
  - VHDL source

**Licensing:**  
A nonexclusive,  
nontransferable,  
corporate/organization license  
to use the VHDL source code  
internally,

An unlimited, royalty-free,  
nonexclusive, transferable  
license to make and use  
products incorporating the  
licensed materials, solely in  
bitstream format, on a  
worldwide basis

[https://www.comblock.com/product\\_list\\_IP.html](https://www.comblock.com/product_list_IP.html)

Mitglied der Helmholtz-Gemeinschaft



COM-5402SOFT  
IP/TCP SERVER/UDP/ARP/PING STACK for GbE  
VHDL SOURCE CODE OVERVIEW

### Overview

Gigabit-speed IP protocols like TCP/IP and UDP/IP can demand a high level of computation on processors. The ComBlock IP stack has the implementation of these fast but highly repetitive tasks to a TCP offload engine (TOE) to free the application processor from these burdens.

The COM-5402SOFT is a generic Internet protocol stack (including the VHDL source code) designed to support 10Gbps throughputs on low-cost FPGAs. It is designed to be used with two UDP streams and theoretically possible for a given medium.


The following protocols are implemented as modular VHDL components: TCP server, UDP frames, ARP and PING. All delay components are also included. The code supports two signal generation and bit error rate measurement.

These components can be instantiated as needed for the application. For a TCP/IP server application (using the TCP server component) you must instantiate packet\_processing.vhd, arp.vhd, tcp\_server.vhd, arp\_ip.vhd and tcp\_ip.vhd. The maximum number of TCP streams and UDP streams can be adjusted prior to VHDL synthesis depending on the available FPGA resources.

Wavetrap/Liscope network capture files can be used as receiver input for simulation purposes.

The code is written specifically for IEEE 802.3 Ethernet packet encapsulation (RFC 894), IPv4 protocols.

The code interfaces seamlessly with the COM-5401SOFT Tx-mode 10-100-1000 Mbps Ethernet MAC for the MAC / PHY layers implementation. However, the MAC interface is generic and couple enough to interface with any



COM-5502SOFT  
IP/TCP SERVER/UDP/ARP/PING STACK for  
10GbE  
VHDL SOURCE CODE OVERVIEW

### Overview


10GbE-speed IP protocols like TCP/IP and UDP/IP can demand a high level of computation on processors. The trend has been to move the implementation of these fast but highly repetitive tasks to a TCP offload engine (TOE) to free the application processor from frequent interrupts.

The VHDL source code is fully portable to a variety of FPGA platforms.


The maximum number of concurrent TCP connections can be adjusted prior to VHDL synthesis depending on the available FPGA resources.

The code is written specifically for IEEE 802.3 Ethernet packet encapsulation (RFC 894). It supports IPv4, IPv6, and IPv4/6.

The code interfaces seamlessly with the COM-5501SOFT Rx-mode Ethernet MAC for the MAC / PHY layers implementation or the COM-5401SOFT 10-100-1000 Mbps Ethernet MAC. However, the MAC interface is generic and couple enough to interface with any



## 1G Prozessor-less Ethernet



## or with AXI Interface for Configuration (only !!!)

### Using the ZYNQ processor PS:

- Vivado IP-Block with AXI Interface
- Setup of Network parameters via SW
- Comfortable Configuration

```

int main()
{
    int Status, tcpRxBytes, tcpTxBytes, udpRxBytes, udpTxBytes, udpTxBytesLast, DdpFramesOK, DdpFramesNOK;
    u8 MacAddr[6] = { 0x00, 0x0a, 0x35, 0x00, 0x01, 0x02 };
    printf("Hello World\n");

    IpAddr = IP4_ADDR(192,168,3,2);
    IpGtw = IP4_ADDR(192,168,3,1);
    Ipcb_Tcp0dp_Init(MacAddr, IpAddr, IpGtw, 2222);

    Ipcb_Tcp0dp_UDP (IP4_ADDR(192,168,3,6), 1024, 0x24);

    while (1)
    {
        Status = RdStatusReg (0);
        tcpRxBytes = RdStatusReg (8);
        tcpTxBytes = RdStatusReg (9);
        udpRxBytes = RdStatusReg (10);
        udpTxBytes = RdStatusReg (11);
        DdpFramesOK = RdStatusReg (12);
        DdpFramesNOK = RdStatusReg (13);

        printf ("Status: %dX TCP_RxId: %d UDP_RxId: %d UDP_TxId: %d (d KB) \n", Status, tcpRxByte
        udpRxBytes, udpTxBytes, (udpTxBytes-udpTxBytesLast)/1024 );
        printf ("DdpFrames OK: %d NOK: %d \n", DdpFramesOK, DdpFramesNOK);
        udpTxBytesLast = udpTxBytes;

        sleep(1);
    }
    return 0;
}


```

Mitglied der Helmholtz-Gemeinschaft

### FPGA Resources:


- No special functionalities
- Just „normal logic“
- @ 125 MHz
- can be implemented on „any normal FPGA“
- Spartan, Virtex, Kintex, Artix, ...

- but a processor (MicroBlaze, ARM, ...)



## 10 G Ethernet


- implemented on ZCU102; ZYNQ Ultrascale+  
 - based on 10/25G Ethernet Subsystem  
 - PHY: internal GTH Serializer (10.3125 Gbit/sec)



### FPGA Resources:

- Gigabit Serializer needed (GTY, GTH, ...)
- Kintex, Artix, Ultrascale+, ...
- On Spartan with external XAUI Interface

Layer / Function	Product name	IP-Integrator Block
Network / Transport Tcp/Udp Stack	ComBlock COM-5502 (Server)	cb10G_TcpUdp
Link Layer MAC	OpenCores Ethernet 10GE MAC (xge_mac) <a href="https://opencores.org/project/xge_mac">https://opencores.org/project/xge_mac</a>	xge_axis2xgmil_mac
Physical Layer PCS/PMA	Xilinx 10G/25G High Speed Ethernet Subsystem	xxv_ethernet_0



Mitglied der Helmholtz-Gemeinschaft

## Next Step: Application board


TE0808-ZU6EG  
52 x 76 mm




→ application specific baseboard



Compact, Ruggedized, SFP+



## First User: BrainPET (Sebastian Völkel)




BrainPET DAQ System  
- Two 10 Gbit Ethernet Interfaces

FPGA-Design



On a „NetFPGA-SUME“ board



Mitglied der Helm

NetFPGA-SUME Virtex-7  
FPGA Development Board



Ideale Plattform für High-Performance und High-Density Networking Design



# SEI-TAGUNG 2019

## ANWENDUNG DES 10G BASE-R ETHERNET UDP/IP SYSTEMS IM PROJEKT BRAINPET


09.04.2019 | SEBASTIAN VÖLKEL

Mitglied der Helmholtz-Gemeinschaft




## BRAINPET 9T

### Einführung



BrainPET im 3T MR Scanner [1]



Detektormodule [2]

Mitglied der Helmholtz-Gemeinschaft

10.04.2019

Seite 2



# BRAINPET 9T

## Einführung

### Maximum Transmission Payload Bandwidth per SPU


- One SPU consists of 15 Tiles/Blocks
- Each Tile have 6\*6 DIES = 36 DIES
- 1 Hit produced 112 Bit data
- 96960 Hits/DIE/s
- 1 Tile = 96960/s \* 112 Bit \* 36 DIES = ~390.94 Mbit/s
- 1 SPU = 15 \* 390.94 Mbit/s = 5.8642 Gbit/s

### Total Maximum Transmission Payload Bandwidth

- 8 SPUs = 8 \* 5.8642 Gbit/s = 46.9136 Gbit/s


### Transmission Protocol



OSI-Layer	Protocol
Physical & Data Link	10GBit-Ethernet (10GBASE-SR)
Network	IP
Transport	UDP







# BRAINPET 9T



## Hardware-Architektur











## QUELLEN

- [1] Herzog H, Langen KJ, Weirich C, Rota Kops E, Kaffanke J, Tellmann L, Scheins J, Neuner I, Stoffels G, Fischer K, Caldeira L, Coenen HH, Shah NJ. High Resolution BrainPET Combined with Simultaneous MRI. Nuklearmedizin/NuclearMedicine 2011 50(2) 74-82.
- [2] Bjoern Weissler, Pierre Gebhardt, Peter M. Dueppenbecker, Jakob Wehner, David Schug, Christoph W. Lerche, Benjamin Goldschmidt, Andre Salomon, Iris Verel, Edwin Heijman, Michael Perkuhn, Dirk Heberling, Rene M. Bothar, Fabian Kiessling, and Volkmar Schulz. A Digital Preclinical PET/MRI Insert and Initial Results. IEEE TRANSACTIONS ON MEDICAL IMAGING, VOL. 34, NO. 11, NOVEMBER 2015
- [3] [https://reference.digilentinc.com/\\_media/sume:netfpqa-sume\\_rm.pdf](https://reference.digilentinc.com/_media/sume:netfpqa-sume_rm.pdf)
- [4] [https://www.xilinx.com/support/documentation/ip\\_documentation/ten\\_gig\\_eth\\_pcs\\_pma/v6\\_0/pg068-ten-gig-eth-pcs-pma.pdf](https://www.xilinx.com/support/documentation/ip_documentation/ten_gig_eth_pcs_pma/v6_0/pg068-ten-gig-eth-pcs-pma.pdf)
- [5] <https://comblock.com/download/com5502soft.pdf>



**Generic Data Processing board development leveraging a modular approach based on SoM and SoCs**

Simone Farina,  
SEI Tagung 2019, FZJ Forschungszentrum Jülich, 10.04.2019

**mICTCA**  
TECHNOLOGY LAB  
A HELMHOLTZ INNOVATION LAB

**DESY**

## Outline

Generic Data Processing board development leveraging a modular approach based on SoM and SoCs

S. Farina, 10.04.2019, FZJ Forschungszentrum Jülich -- Systeme der Elektronik (ZEA-2)

S. 2

- MicroTCA Technology Lab Introduction
- ZYNQ Ultrascale+ MPSoC FMC+ carrier:
  - Board overview
  - Block diagram
  - Clock tree
  - Power section
  - MPSoC features and performance
  - PCB Characteristics
- MMC Stamp (Module Management Controller SoM)
- White Rabbit SoM support



## MTCA Technology Lab

Generic Data Processing board development leveraging a modular approach based on SoM and SoCs

S. Farina, 10.04.2019, FZJ Forschungszentrum Jülich -- Systeme der Elektronik (ZEA-2)

S. 3

### TRANSFER MTCA TO RESEARCH AND INDUSTRY

- ▶ Custom developments
- ▶ High-end test & measurement services
- ▶ System configuration & integration
- ▶ LLRF design
- ▶ New Zone3 Classes & Revisions of the Standard



## MTCA TechLab Ongoing Projects

Generic Data Processing board development leveraging a modular approach based on SoM and SoCs

S. Farina, 10.04.2019, FZJ Forschungszentrum Jülich -- Systeme der Elektronik (ZEA-2)

S. 4

### Ongoing Projects

- ▶ LLRF developments
  - ▶ TARLA, NICA, ...
- ▶ System integration
  - ▶ Trioptics WaveScan - quality inspection system
  - ▶ configurator
- ▶ Custom developments
  - ▶ GigE Vision
  - ▶ FMC+ carrier with Zynq MPSoC
  - ▶ DFMC-DS800 board with new Zone 3 analog class
  - ▶ Board Support Package for TCK7
  - ▶ MMC System on a Module
- ▶ Measurement services
- ▶ Supporting activities



## MTCA Technology Lab Team

Generic Data Processing board development leveraging a modular approach based on SoM and SoCs

S. Farina, 10.04.2019, FZJ Forschungszentrum Jülich – Systeme der Elektronik (ZEA-2)

S. 5

- Dr. Holger Schlarb – Machine Beam Control Group Leader
- Michael Fenner – Head of Digital Electronics Development
- Dr. Thomas Walter – Head of MicroTCA Technology Lab
- Team



**HELMHOLTZ** RESEARCH FOR GRAND CHALLENGES




## DAMC-FMC2ZUP Overview

Generic Data Processing board development leveraging a modular approach based on SoM and SoCs

S. Farina, 10.04.2019, FZJ Forschungszentrum Jülich – Systeme der Elektronik (ZEA-2)



S. 6



- Double-width mid-size AMC board
- 1 FMC+ slot (VITA 57.4)
- 1 FMC HPC slot (VITA 57.1)
- ZU11EG Zynq Ultrascale+ MPSoC (650k logic cells, 2920 DSP)
- Works as “CPU module”: special FMC providing DisplayPort and USB host port.
- Front-panel clock input
- Zone 3 connector compliant to Class D1.1
- SoM MMC
- White Rabbit SoM endpoint







**HELMHOLTZ** RESEARCH FOR GRAND CHALLENGES











DAMC-FMC2ZUP PCB Specification		Generic Data Processing board development leveraging a modular approach based on SoM and SoCs			
		S. Farina, 10.04.2019, FZJ Forschungszentrum Jülich -- Systeme der Elektronik (ZEA-2)			S. 15
Polar Samples	SM/001	Liquid Photolimageable Mask	SolderMask	25,000	4,000
Polar Samples	FO/002	Copper Foil	Copper	35,000	Signal $\Omega$
Panasonic	R-5670 Megtron6	PrePreg 1x1078	Dielectric	77,000	3,225
Polar Samples	FO/002	Copper Foil	Copper	35,000	Plane
Panasonic	R-5670 Megtron6	PrePreg 1x1078	Dielectric	104,000	3,135
Polar Samples	FO/002	Copper Foil	Copper	35,000	Signal $\Omega$
Panasonic	R-5670 Megtron6	PrePreg 1x1078	Dielectric	77,000	3,225
Panasonic	R-5670 Megtron6	PrePreg 1x1078	Dielectric	77,000	3,225
Panasonic	R-5775 Megtron6	Core 1x1078	Dielectric	75,000	3,245
Panasonic	R-5670 Megtron6	PrePreg 1x1078	Dielectric	89,000	3,185
Panasonic	R-5775 Megtron6	Core 1x1078	Dielectric	65,000	3,320
Panasonic	R-5670 Megtron6	PrePreg 1x1078	Dielectric	65,000	3,320
Panasonic	R-5775 Megtron6	Core 1x1078	Dielectric	18,000	Signal $\Omega$
Panasonic	R-5670 Megtron6	PrePreg 1x1078	Dielectric	18,000	Signal $\Omega$
Panasonic	R-5775 Megtron6	Core 1x1078	Dielectric	18,000	Plane
Panasonic	R-5670 Megtron6	PrePreg 1x1078	Dielectric	18,000	Plane
Panasonic	R-5775 Megtron6	Core 1x1078	Dielectric	104,000	3,135
Panasonic	R-5775 Megtron6	Core 1x1078	Dielectric	65,000	3,320
Panasonic	R-5670 Megtron6	PrePreg 1x1078	Dielectric	65,000	3,320
Panasonic	R-5775 Megtron6	Core 1x1078	Dielectric	18,000	Signal $\Omega$
Panasonic	R-5670 Megtron6	PrePreg 1x1078	Dielectric	18,000	Signal $\Omega$
Panasonic	R-5775 Megtron6	Core 1x1078	Dielectric	75,000	3,245
Panasonic	R-5670 Megtron6	PrePreg 1x1078	Dielectric	77,000	3,225
Polar Samples	FO/002	Copper Foil	Copper	35,000	Signal $\Omega$
Polar Samples	FO/002	Copper Foil	Copper	35,000	Plane
Panasonic	R-5670 Megtron6	PrePreg 1x1078	Dielectric	77,000	3,225
Polar Samples	FO/002	Copper Foil	Copper	35,000	Signal $\Omega$
Polar Samples	SM/001	Liquid Photolimageable Mask	SolderMask	25,000	4,000


- 16-layer PCB with Blind, Buried and Stacked Vias.
- Via in pad for FPGAs and DDR modules
- 8 signal layers with controlled impedance:
  - 6 outer signal layers (40 and 50  $\Omega$  SE , 80 and 100  $\Omega$  DIFF)
  - 2 inner signal layers (50  $\Omega$  SE and 100  $\Omega$  DIFF)

**MICRO TCA**  
TECHNOLOGY LAB

**HELMHOLTZ** RESEARCH FOR  
GRAND CHALLENGES



DAMC-FMC2ZUP PCB Specification		Generic Data Processing board development leveraging a modular approach based on SoM and SoCs			
		S. Farina, 10.04.2019, FZJ Forschungszentrum Jülich -- Systeme der Elektronik (ZEA-2)			S. 16
• 16-layer PCB with Blind, Buried and Stacked Vias.					
Similar layer stack implementation on technology demo board.					




**MICRO TCA**  
TECHNOLOGY LAB

**HELMHOLTZ** RESEARCH FOR  
GRAND CHALLENGES



<b>DAMC-ZUP DDR4 layout with write CRC</b>	Generic Data Processing board development leveraging a modular approach based on SoM and SoCs S. Farina, 10.04.2019, FZJ Forschungszentrum Jülich -- Systeme der Elektronik (ZEA-2)	S. 17
--	--	-------

- 4GB DDR4 single-rank 64bit data bus (no ECC) to PS running at 2400MT/s
- 1GB DDR4 single-rank 16bit data bus to PL running at 2400 or 2133MT/s
- Support write CRC (~20% overhead)
- Additional restrictions for Write CRC:
  - Rule 1: Bits within a nibble must stay together.
  - Rule 2: Nibbles can be swapped within a byte.







<b>DAMC-FMC2ZUP MMC SoM</b>	Generic Data Processing board development leveraging a modular approach based on SoM and SoCs S. Farina, 10.04.2019, FZJ Forschungszentrum Jülich -- Systeme der Elektronik (ZEA-2)	S. 18
-----------------------------	--	-------


**Why?**

MTCA management is a challenging part of the development (very often underestimated)

- IPMI via micro controller is necessary
- Allows hot-swap, power control, status information, temperature alerts, etc.
- FPGA control including HPM update, JTAG selection

Different solutions are possible:


- Design for reuse with snippets:
  - still prone to mistakes (components spread across the PCB)
  - HW/SW modifications likely required for each AMC
- MMC SoM:
  - Fully integrated solution (only external temperature sensors needed)
  - Software package with all management functions






Design: Dariusz Makowski, DMCS






<b>MMC Stamp SoM</b>	Generic Data Processing board development leveraging a modular approach based on SoM and SoCs S. Farina, 10.04.2019, FZJ Forschungszentrum Jülich – Systeme der Elektronik (ZEA-2)   S. 19	
 <p>The diagram shows the MMC Stamp SoM with the following labeled components:</p> <ul style="list-style-type: none"> <li>RTM hotplug controller</li> <li>Shunt resistor for RTM current measurement</li> <li>Power transistor for RTM soft start and current limitation</li> <li>On-board temperature sensor</li> <li>Debug access port</li> <li>Dual-port USB virtual COM interface</li> <li>DC/DC converter for AMC-independent payload power supply</li> <li>ARM microcontroller (Atmel SAM)</li> <li>I2C translator for PMBUS support</li> <li>MAC address and unique ID EEPROM</li> <li>CPLD for FPGA flash/JTAG arbitration</li> </ul>	<ul style="list-style-type: none"> <li>MTCA management on a single board (SoM), ready-to-use, based on ARM Cortex-M4 (Atmel SAM)</li> <li>Developed together with DMCS Group (Dariusz Makowski, University of Technology Lodz)</li> <li>Full IPMI handling (LEDs, Power, PMBUS)</li> <li>Temperature sensors, Unique ID</li> <li>FMC and RTM control (variable current, current readback)</li> <li>Supports 2 FPGAs (JTAG, SPI flash, reset)</li> <li>HPM firmware update: MMC, FPGA flashes</li> <li>USB virtual COM port for MMC and FPGAs</li> <li>JTAG arbitration (backplane/ JSM, Xilinx connector → FPGAs, RTM, FMC)</li> <li>MCU debug access port</li> <li>Solder-on component.</li> <li>MMC firmware included</li> </ul>	
		

<b>MMC Stamp SoM</b>	Generic Data Processing board development leveraging a modular approach based on SoM and SoCs S. Farina, 10.04.2019, FZJ Forschungszentrum Jülich – Systeme der Elektronik (ZEA-2)   S. 20	
	  	<ul style="list-style-type: none"> <li>25x29mm + bottom-side mount: standard-compliant final height profile</li> <li>6-Layer HDI Board (micro-vias, buried vias)</li> </ul>
		

**MMC Stamp Evaluation Board**

Generic Data Processing board development leveraging a modular approach based on SoM and SoCs  
S. Farina, 10.04.2019, FZJ Forschungszentrum Jülich – Systeme der Elektronik (ZEA-2) | S. 21




- 1/3 AMC format, incl. Zone 3
- Adaptable to single-width format (MTCA.0)
- No components except handle and LEDs necessary
- basic RTM support (power, management)
- Full JTAG support
- Example PMBUS DC/DC converter
- Example serial flash (image for payload FPGA)
- USB serial terminal connector for debugging
- breakout section – pins for measurement
- First batch Q2/2019



**microTCA TECHNOLOGY LAB** **HELMHOLTZ** RESEARCH FOR GRAND CHALLENGES **DESY**

**MMC Stamp**

Generic Data Processing board development leveraging a modular approach based on SoM and SoCs  
S. Farina, 10.04.2019, FZJ Forschungszentrum Jülich – Systeme der Elektronik (ZEA-2) | S. 22



**microTCA TECHNOLOGY LAB** **HELMHOLTZ** RESEARCH FOR GRAND CHALLENGES **DESY**





KIT  
Karlsruhe Institute of Technology



## Application of heterogeneous FPGA architectures in physics experiments

Oliver Sander



IPE-381-61-V1  
HIGH FLEX2 DAQ BOARD

XILINX ZYNQ UltraScale+™ XC2U1500E-HPC2N484

KIT – The Research University in the Helmholtz Association

[www.kit.edu](http://www.kit.edu)

## Attractivity of heterogeneous FPGAs



KIT  
Karlsruhe Institute of Technology

### FPGAs are commonly used in a plethora of physics experiments

- Enable online processing (through parallelism in HW applications)
- Custom applications possible
- Ease of use (compared to ASICs)
- Huge variety of interfaces (especially to custom ASICs)



### However, not everything works well on FPGAs



- Implementing control-flow driven tasks in hardware is tedious and much more efficient in software (e.g. slow control, transport protocols such as TCP/IP, calibration sequences, debug, test, ...)
- FPGAs do not offer everything (e.g. floating point)



### Why not have a hard IP core processor in an FPGA?



→ Heterogeneous FPGAs (monolithic integration of FPGA & CPU & ...)

2 17.02.2020 SEI Workshop @ FZJ IPE - EPS









## Application 1 - DAQ for the ECHo experiment

**ECHo**

The Electron Capture  $^{163}\text{Holmium}$  experiment **ECHo**<sup>[1]</sup> will measure the electron neutrino mass by analyzing the energy spectrum in the electron capture process of  $^{163}\text{Ho}$ .

**Technology** 15x

- 800 superconducting sensors (MMC)
- 10 events per pixel per second
- 400 channels, one transmission line
- Frequency division multiplexing
- 4-8 GHz, one channel each 10 MHz

**Software-defined Radio (SDR) system architecture**

**MPSoC / FPGA** 15x

- 160 Gbps Input
- 160 Gbps Output
- < 10 Mb/s to back-end storage server
- Full event processing on FPGA required
- Complex Calibration on processors with FPGA support

11 17.02.2020 SEI Workshop @ FZJ IPE - EPS

## Application 1 - DAQ for the ECHo experiment

**Coarse architecture overview including firmware blocks**

12 17.02.2020 SEI Workshop @ FZJ IPE - EPS

## Once more: DAQ for the ECHo experiment

Software-defined Radio (SDR) system architecture

Why not integrate the ADCs/DACs into a heterogeneous MPSoC platform?

13 17.02.2020 SEI Workshop @ FZJ IPE - EPS

## Integrating ADC/DAC into FPGAs @ Xilinx

Full Spectrum Bandwidth = 4GHz  
DAC = 6.55GSPS, ADC = 4.096GSPS

Performance

2006 10-bit, 200-kSPS

2012 "Shannon" Test Chip

2012 DAC: 6Gps ADC: 2/4Gps

2017 16nm Test Chip

2017 56G High Speed PAM4 Serial Transceivers

[Xilinx, Glenn Steiner, XDF Talk @ Frankfurt, RF Solutions with Zynq ® UltraScale+™ RFSoC]

14 17.02.2020 SEI Workshop @ FZJ IPE - EPS

## Zynq Ultrascale+ becomes more heterogeneous

**■ Xilinx integrated high-performance ADC/DACs → RFSoC**

	Baseband	Wireless Radio		Backhaul, Remote-PHY	Phased Array Radar / Radio
	ZU21DR	ZU25DR	ZU27DR	ZU28DR	ZU29DR
RF Data Converters SoftDecision FEC	-	8	8	8	-
12-bit, 4GSPS ADC	-	-	-	-	16
12-bit, 2GSPS ADC	-	8	8	-	16
14-bit, 6.4GSPS DAC	-	8	8	8	16
SD-FEC	8	-	-	8	-

Processing System & Programmable Logic	Application Processor Core		Quad-core ARM Cortex-A53 MPCore up to 1.5GHz			
	Real-Time Processor Core		Dual-core ARM Cortex-R5 MPCore up to 533MHz			
High Speed Connectivity	DDR4-2600, PCIe Gen3 x16, 100G Ethernet					
Logic Density (System Logic Cells)	930K	678K	930K	930K	930K	930K
DSP Slices	4,272	3,145	4,272	4,272	4,272	4,272
33G Transceivers	16	8	16	16	16	16


[Xilinx, Glenn Steiner, XDF Talk @ Frankfurt, RF Solutions with Zynq ® UltraScale+™ RFSoC]

Gen 1		Gen2		Gen3		
ADC	DAC	ADC	DAC	ADC	DAC	
4.096	6.554	2.275	6.554	5.0	10.0	GSPS

15 17.02.2020 SEI Workshop @ FZJ IPE - EPS

## Application 2 - RFSoC for Quantum Computing

**■ 428 ns feedback latency**  
**■ Complete experiment flows possible on the platform (pulse sequencing, data collection, averaging, statistics/evaluation...)**  
**■ Python drivers & Qkit<sup>1</sup> integration**



Xilinx Zynq UltraScale+ RFSoC ZCU111

- FPGA + 2 Processors
- Integrated ADC/DAC

<sup>1</sup> <https://github.com/qkitgroup/qkit>

16 17.02.2020 SEI Workshop @ FZJ IPE - EPS

## Application 3: Integrated IPMC for HL-LHC CMS L1 Track Trigger

The diagram illustrates the transition from a complex multi-board prototype to a single-chip solution. On the left, the 'Serenity: CMS TT Prototype Board by Imperial College London' is shown. It features two Main FPGAs (labeled 'Main FPGA 1'), four FireFly modules (labeled '8x FireFly'), a GL FPGA, and an Intel COM Express module. An arrow points from this board to the right, where a simplified representation of the 'Integration into single Zynq US+' is shown. This integrated version contains a central green area labeled 'IPMC' and a yellow area labeled 'Intel COM Express'.

- Intel Atom: High Performance interface to main FPGAs for dev, test, and calibration
- IPMC: Low-level platform management
- GL FPGA: interface conversion, glue logic

Integration into single Zynq US+

17 17.02.2020 SEI Workshop @ FZJ IPE - EPS

## Next generation FPGA: Xilinx Versal

**It is Xilinx' newest architecture**

- More heterogeneous
- More complex

Adaptive compute acceleration platform (ACAP)

**Key Features**

- FPGAs + Processors + AI Engines
- Network on Chip backbone
  - High bandwidth & low latency
  - Guaranteed QoS
  - Memory mapped
  - built in arbitration
- Complex memory hierarchy (LUTRAM, BRAM, UltraRAM, Accelerator RAM, HBM, DDR)
- + optimizations in FPGA components

Network-On-Chip

XDF Frankfurt

18 17.02.2020 SEI Workshop @ FZJ IPE - EPS

## Versal - AI tile architecture

**1.3 GHz VLIW / SIMD vector processors**

**Parallelity**

- VLIW: 7+ operations / clock cycle
- SIMD: 512 bit vector datapath (8 / 16 / 32 bit & SPFP operands)
- Up to 128 INT8 MACs / clock cycle / core

**Memory**

- 16 KB Internal program memory
- 32 KB data memory (parallel)
- Integrated DMA logic

The diagram illustrates the Versal AI tile architecture. At the top right is the KIT logo. Below it is a 4x4 grid of green rectangular blocks labeled "AI Core". Each core is connected to a central vertical stack of four blue rectangular blocks labeled "Memory". A large arrow points from the grid down to a detailed view of a single AI core. This detailed view shows the core's internal structure: a "Scalar Unit" containing a "Scalar Register File", "Scalar ALU", and "Non-linear Functions"; a "Vector Unit" containing a "Vector Register File", "Fixed-Point Vector Unit", and "Floating-Point Vector Unit"; and an "Instruction Fetch & Decode Unit". Below the core are two "AGU" blocks (Load Unit A and Load Unit B), a "Store Unit", and a "Memory Interface". To the left of the core is a "32-bit Scalar RISC Processor" connected to the "Scalar Unit". To the right is a "Vector Processor 512-bit SIMD Datapath" connected to the "Vector Unit". At the bottom is a "Local, Shareable Memory" block (32KB Local, 128KB Addressable) connected to both the "Memory Interface" and the "Stream Interface".

[XDF Frankfurt]

19 17.02.2020 SEI Workshop @ FZJ IPE - EPS


## Conclusion

- FPGAs become more and more heterogeneous devices
  - Zynq US+: FPGA & CPU & Peripherals
  - RFSoC: Zynq US+ & ADC & DAC
  - ACAP: FPGA & CPU & Per. & VLIW/SIMD
- Enables **high functional integration** (including control, calibration, and test software)
- Giant leaps in **tooling required** to leverage potential
- KIT IPE strongly believes in benefits of heterogeneous architectures → baseline for various projects

20 17.02.2020 SEI Workshop @ FZJ IPE - EPS



Thank you



## Next generation FPGA: Xilinx Versal




**It is Xilinx' newest architecture**

- More heterogeneous
- More complex

} Adaptive compute acceleration platform (ACAP)

**Key Features**

- FPGAs + Processors + AI Engines
- Network on Chip backbone
  - High bandwidth & low latency
  - Guaranteed QoS
  - Memory mapped
  - built in arbitration
- Complex memory hierarchy (LUTRAM, BRAM, UltraRAM, Accelerator RAM, HBM, DDR)
- + optimizations in FPGA components



	System Logic Cells (K)	Hierarchical Memory (Mb)
System Logic Cells (K)	540–1,968	352–2,154
Hierarchical Memory (Mb)	68–191	40–324
DSP Engines	928–1,968	472–3,984
AI Engines	128–400	–
Processing System	✓	✓
Serial Transceivers (NRZ, PAM4)	8–44	12–66
Max. Serial Bandwidth (full duplex) (Tb/s)	2,9	4,2
I/O	346–692	238–778
Memory Controllers	2–4	1–6


23 17.02.2020 SEI Workshop @ FZJ IPE - EPS

## IPE tooling environment for Zynq Ultrascale+



Velleicht dies auf zwei Folien verteilen


**Backend Activities**



24 17.02.2020 SEI Workshop @ FZJ IPE - EPS

## Overview

**- Part 1 -**  
FPGAs  
History and Status



**- Part 2 -**  
MPSoC and selected application examples



**- Part 3 -**  
Next generation architecture



**Comments/Disclaimer**

- (1) Talk content is biased towards Xilinx FPGAs. This is neither a statement nor a recommendation.
- (2) Talk focuses on high-end architectures to show technical development.
- (3) Content is a personal selection and not exhaustive.
- (4) Versal Information comes from XDF Frankfurt (links need to be added)

25 17.02.2020 SEI Workshop @ FZJ IPE - EPS

### FPGA market or which vendors did survive?

**achronix**  
SEMICONDUCTOR CORPORATION

FPGA IP core for SoC designs

**intel** FPGA

SRAM based FPGAs Broad range


**LATTICE**  
SEMICONDUCTOR

Low power & cost efficient FPGAs


**XILINX**  
ALL PROGRAMMABLE

SRAM based FPGAs Broad range


**Programmable Logic Devices' Vendors by Revenue in Calendar 2015**



Source: IHS



■ SRAM ■ Antifuse ■ Flash ■ EEPROM ■ Others



Year	Telecom	Military and aerospace	Industrial	Data Processing	Automotive	Consumer Electronics
2014	~5%	~5%	~5%	~5%	~5%	~5%
2015	~5%	~5%	~5%	~5%	~5%	~5%
2016	~5%	~5%	~5%	~5%	~5%	~5%
2017	~5%	~5%	~5%	~5%	~5%	~5%
2018	~5%	~5%	~5%	~5%	~5%	~5%
2019	~5%	~5%	~5%	~5%	~5%	~5%
2020	~5%	~5%	~5%	~5%	~5%	~5%
2021	~5%	~5%	~5%	~5%	~5%	~5%
2022	~5%	~5%	~5%	~5%	~5%	~5%
2023	~5%	~5%	~5%	~5%	~5%	~5%
2024	~5%	~5%	~5%	~5%	~5%	~5%

26 17.02.2020 SEI Workshop @ FZJ IPE - EPS

## What about Intel vs. Xilinx?



The slide compares five categories of FPGAs from Intel and Xilinx:


- FPGAs for cost sensitive or mid-range products**: Focus on logic/money, limited IO bandwidth. Examples: Intel CYCLONE 10, ARRIA 10.
- High performance FPGAs**: Maximum LUTs, DSP slices, internal memory, IO bandwidth (30 Gbps, 58 Gbps). Example: Intel STRATIX 10.
- FPGA + HBM**: Derived from HP FPGAs, integration of large memories (GB).
- FPGA + Processor System**: Derived from HP FPGAs, multiple processors, memory and caches, peripherals. Example: Intel STRATIX 10.
- FPGA+Processor+ ADC/DAC**: Derived from previous, high performance ADC/DAC.

27 17.02.2020 SEI Workshop @ FZJ IPE - EPS


## FPGA complexity over the years in numbers



- Limited feature requirements (transistors, wires) of SRAM FPGAs allowed early adoption of new technology nodes → front-runner
- Exponential progress in compute power, memory, and bandwidth
- Dramatic increase in power efficiency
- Dramatic decrease of price per logic gate



(S. Trimberger, DOI 10.1109/JPROC.2015.2392104)



(Dissertation C. Amstutz, 2016)

28 17.02.2020 SEI Workshop @ FZJ IPE - EPS


## Features in modern FPGA architectures



	Kintex UltraScale FPGA	Kintex UltraScale+ FPGA	Virtex UltraScale FPGA	Virtex UltraScale+ FPGA	Zynq UltraScale+ MPSoC	Zynq UltraScale+ RFSoC
MPSoC Processing System					✓	✓
RF-ADC/DAC						✓
SD-FEC						✓
System Logic Cells (K)	318–1,451	356–1,143	783–5,541	862–3,780	103–1,143	678–930
Block Memory (Mb)	12,7–75,9	12,7–34,6	44,3–132,9	23,6–94,5	4,5–34,6	27,8–38,0
UltraRAM (Mb)		0–36		90–360	0–36	13,5–22,5
HBM DRAM (GB)				0–8		
DSP (Slices)	768–5,520	1,368–3,528	600–2,880	2,280–12,288	240–3,528	3,145–4,272
DSP Performance (GMAC/s)	8,180	6,287	4,268	21,897	6,287	7,613
Transceivers	12–64	16–76	36–120	32–128	0–72	8–16
Max. Transceiver Speed (Gb/s)	16,3	32,75	30,5	58,0	32,75	32,75
Max. Serial Bandwidth (full duplex) (Gb/s)	2,086	3,268	5,616	8,384	3,268	1,048
Memory Interface Performance (Mb/s)	2,400	2,666	2,400	2,666	2,666	2,666
I/O Pins	312–832	280–668	338–1,456	208–832	82–668	280–408



### New Features in Virtex Ultrascale+ (16 nm FinFET+)

- Ultra RAM Memory blocks (4kx72)
- Up to 8 GB HBM integrated DRAM (460 GB/s)
- 58 Gb/s PAM4 transceivers, 32 Gb/s
- PCI GEN3 (6x) and GEN4 (4x)
- 100G ethernet MAC with KR4-FEC & 150 G Interlaken cores



## - Part 2 - MPSoC and application examples





## Versal – Scalar Units



**Dual-Core ARM Cortex-A72 application processors**

- Arm-v8A architecture
- Up to 1.7 GHz
- 2x single-threaded performance (DMIPS Versal vs. Zynq US+)

**Dual-Core ARM Cortex-R5 real-time processors**

- Arm-v7R architecture
- Up to 750 MHz
- Low latency and deterministic
- Supports lock-step
- Internal memory

**Peripherals**

- Ethernet, SPI, I2C, CAN, UART, GPIO, USB, timer-counter, watchdog

**Application Processing Unit**

ARM® Cortex™ -A72		NEON™	
		Floating Point Unit	
48 KB I-Cache w/Parity	32 KB D-Cache w/ECC	Memory Management Unit	Embedded Trace Macrocell
GIC-520	SCU	CCI/SMMU	1MB L2 w/ECC

**Real Time Processing Unit**

ARM® Cortex™ -R5 (Split & Lockstep)		Vector Floating Point Unit	
		Memory Protection Unit	
32 KB I-Cache w/ECC	32 KB D-Cache w/ECC		
GIC	256KB TCM w/ECC	256KB OCM w/ECC	

33 17.02.2020 SEI Workshop @ FZJ IPE - EPS


## Versal – Adaptable Engines



**For traditionalists: This is the FPGA part**

**Some known facts**

- 6 Input LUTs
- **Each CLB has 32 LUTs and 64 FF (4x density compared to US+)**
- 16 LUTs in a slice can be
  - a 64 bit RAM
  - 32-bit shift registers (SRL32) or two SRL16
- **Internal connection of LUTs possible**
- 4x clock, 4x set/reset, 16 clock enable
- **3 step voltage-scaling supported**



34 17.02.2020 SEI Workshop @ FZJ IPE - EPS


## Versal - DSP blocks



### New key features

- More than 1 GHz of performance
- Integrated FP32, FP16 floating point
- Integrated complex 18x18 operations
- SIMD support for add/sub/acc  
(dual 24 bit, quad 12 bit)


Performance Improvement



Operation	UltraScale+ 16nm	Versal 7nm	Improvement Factor
Int8 Dot Product	1.0X	2.2X	2.2X
Complex 18x18	1.0X	3.3X	3.3X
32-bit Single Precision Floating Point	1.0X	3.6X	3.6X

IPE - EPS

35 17.02.2020 SEI Workshop @ FZJ



# Arbeitstreffen: Testen

Es wurden die verschiedenen Phasen der Projekte angesprochen.

## 1. Hardware:

- **Testen während der Entwicklung.** Hier geht es meist mit dedizierten Messaufbauten darum, die Ideen des Designs und deren Umsetzung zu validieren.
  - o Es werden dedizierte Messgeräte benötigt
  - o Es wird Software benötige
  - o Es wird Firmware für FPGAs genötigt

Vielfach ergeben sich in den Instituten oder Gruppen dortige Standard-Instrumente und Softwarepakete
- **Tests der Produktion.**  
Es wurden Standardisierte Testmethoden angesprochen:
  - o Flying Probes für Impedanzen aller Netze
  - o JTAG basiertes Boundary Scan
  - o Optische Kontrollen
  - o EMV
  - o Kontinuierliche Qualitätssicherung der Werkzeuge, e.g. Löten
  - o
- **Funktionale Tests** in den entwickelnden gruppen oder zentralen Gruppen in Zusammenarbeit mit den Entwicklern. Hier gelten ähnlich Überlegungen wie zu den Tests während der Entwicklung, allerdings mit einem weiteren Schritt zu einfacher routinierter Bedienung.

## 2. Software/Firmware

Längere Gespräche ergaben sich zum Test von Software.

### Konzept Softwarereview und -test:

Reviewer sind Projektmitarbeiter mit Softwarekenntnissen

- Review- und Testsituation:
- Zu testende Systeme: häufig SPS-Software
- Testcases werden mit Python-Skripten geschrieben
- Falls möglich wird mit Hardware in the Loop getestet - z.B. bei häufig verwendeten Systemen

Tooling im Projekt:

- Redmine für Versionsverwaltung und als Ticketsystem
- Gerith als Review-System
- Jenkins als Buildsystem und für Test Runs

Angestrebt wird eine testgetriebene Entwicklung

- Definition der Testcases
- Codierung der Unit-Tests
- Einbindung in Jenkins
- Codierung der Funktionalität
- Programmierung gegen die Testcases und sukzessive Iteration von Codierung und Test

**DESY-PROC-2020-01**  
**ISBN 978-3-945931-31-8**  
**ISSN 1435-8077**